汇编语言第10章 并行通信和其接口电路.pptVIP

第10章 并行通信及其接口电路 本章主要内容 (1) 可编程并行接口电路8255A的结构及工作原理 (2) 8255A的应用 10.0 概述 在计算机和数据通信系统中，有两种基本的数据传送方式，即串行数据传送方式和并行数据传送方式，也称串行通信和并行通信。 数据在单条一位宽的传输线上按时间先后一位一位地进行传送，称为串行传送； 数据在多位宽的传输线上各位同时进行传送，称为并行传送。 和串行传送相比，在同样的时钟速率下，并行传送的数据传输率较高。 并行通信往往适用于信息传输率要求较高，而传输距离较短的场合。 本章重点介绍并行通信及其所要求的并行接口电路，研究它们的组成、功能及典型的并行接口芯片的工作原理及使用方法。 着重介绍可编程并行接口电路8255A及其典型应用。 10.1 可编程并行接口 10.1.1 可编程并行接口的组成及其与CPU和外设的连接 通常，一个可编程并行接口电路应包括下列组成部分： (1) 两个或两个以上具有缓冲能力的数据寄存器。 (2) 可供CPU访问的控制及状态寄存器。 (3) 片选和内部控制逻辑电路。 (4)与外设进行数据交换的控制与联络信号线。 (5)与CPU用中断方式传送数据的相关中断控制电路。 典型的可编程并行接口及其与CPU和外设的连接示意图如图10.1所示。 10.1.2 可编程并行接口的数据输入输出过程 将以8255A为例进行讨论。 10.2 可编程并行通信接口8255A 10.2.1 8255A的性能概要 Intel 8255A是一个为Intel 8080和8085微机系统设计的通用可编程并行接口芯片，也可应用于其他微机系统之中。 8255A采用40脚双列直插封装，单一+5V电源，全部输入输出与TTL电平兼容。 用8255A连接外部设备时，通常不需要再附加其他电路，给使用带来很大方便。 8255A 有三个输入输出端口： 端口A、端口B、端口C。 每个端口都可通过编程设定为输入端口或输出端口，但有各自不同的方式和特点。 端口C可作为一个独立的端口使用，但通常是配合端口A和端口B的工作，为这两个端口的输入输出提供控制联络信号。 10.2.2 8255A芯片引脚分配及引脚信号说明 8255A芯片引脚分配如图10.2所示。 8255A芯片的40条引脚，大致可分为三类： (1) 电源与地线共2条： Vcc、GND。 (2) 与外设相连的共24条： PA7～PA0： 端口A数据信号。 PB7～PB0： 端口B数据信号。 PC7～PC0： 端口C数据信号。 (3) 与CPU相连的共14条： RESET: 复位信号，高电平有效。当RESET信号有效时，所有内部寄存器都被清除。同时，3个数据端口被自动设置为输入端口。 D7～D0: 双向数据线，在8080、8085系统中，8255A的D7～D0与系统的8位数据总线相连； 在8086系统中，采用16位数据总线，8255A的D7～D0通常是接在16位数据总线的低8位上。 CS: 片选信号，低电平有效。该信号来自译码器的输出，只有当CS有效时，读信号RD和写信号WR才对8255A有效。 RD：读信号，低电平有效。它控制从8255A读出数据或状态信息。 WR： 写信号，低电平有效。它控制把数据或控制命令字写入8255A。 A1、A0： 端口选择信号。8255A内部共有4个端口(即寄存器)： 3个数据端口(端口A、端口B、端口C) 和1个控制端口,当片选信号CS有效时，规定A1、 A0为00、01、10、11时，分别选中端口A、端口B、端口C和控制端口。 CS、RD、WR、A1、A0 这五个信号的组合决定了对三个数据端口和一个控制端口的读写操作，如表10-1所示。 10.2.3 8255A内部结构方块图 8255A内部结构方块图如图10.3所示。 由图10.3可以看出，8255A由以下几部分组成： (1) 数据总线缓冲器 这是一个双向三态8位数据缓冲器，它是8255A与CPU数据总线的接口。 输入数据、输出数据以及CPU发给8255A的控制字和从8255A读出的状态信息都是通过该缓冲器传送的。 (2) 端口A、端口B、端口C 8255A有三个8位端口(端口A、端口B、端口C)，各端口可由程序设定为输入端口或输出端口。 在使用中，端口A和端口B常常作为独立的输入端口或输出端口。 端口C也可以作为输入端口或输出端口，但往往是用来配合端口A和端口B的工作。 在方式字的控制下，端口C可以分成两个4位的端口，分别用来为端口A和端口B提供控制和状态信息。 (3) A组控制和B组控制 A组控制——控制端口A及端口C的高4位。 B组控制——控制端口B及端口C的低4位。 (4) 读写控制逻辑 读写控制逻辑负责管理8255A的