Bimo工艺流程.docVIP

BiCMOS工艺及其工艺流程 该工艺采用P型衬底，形成双埋层，对双极器件可减小集电极串联电阻，对CMOS器件可提高器件的抗闩锁能力和减少衬底浓度对器件参数的影响。作N型薄外延（2.0 μm），外延层作为双极器件的集电极区和PMOS晶体管的有源区。在外延层上推P阱，形成NMOS晶体管的有源区，开槽高压氧化并结合P＋注入形成的PN结，实现电路元器件的隔离，并获得比较好的表面平坦度，这种隔离方式，可减小器件的侧壁电容，从而提高器件特性。作高浓度N＋扩散，进一步减小NPN晶体管的集电极串联电阻，降低了NPN晶体管的寄生参数，也提高了NPN晶体管的频率特性和电流驱动能力。采用SiO2注入可防止沾污，同时获得更薄的基区。用重掺杂多晶硅作为CMOS晶体管的栅极和NPN晶体管的发射极，以获得较薄的结深，减小栅极和发射极的寄生参数，从而提高器件的速度性能。采用薄栅氧化层（35 nm）和栅与源漏的自对准结构，减小器件的寄生参数，获得更高性能的CMOS晶体管。双层金属Ti－Al实现浅结元器件的互连，为提高电路的可靠性和稳定性，采用PECVD SiNx介质作为电路的钝化薄膜。 　在P型衬底上分别形成N＋和P＋埋层后，接着进行N型薄外延。注入硼，经高温退火和推结形成P阱。用反应离子刻蚀出硅槽，然后进行高压氧化。注入高剂量的磷并在高温下退火，以形成NPN晶体管的深集电区。薄栅氧后注入硼，形成双极器件的基区。刻出发射极窗口后，LPCVD淀积一层多晶硅，接着进行高剂量砷注入。反应离子刻蚀出栅极和发射极，分别注入高剂量的N型和P型杂质，经退火处理，形成MOS晶体管的源漏接触区、NPN晶体管的发射区和基区。接着LPCVD淀积二氧化硅，用反应离子刻蚀出元器件的接触孔。分别蒸发Ti和Al金属层，实现元器件的互连，最后作PECVD SiNx介质薄膜形成钝化层。??? BiCMOS结构，一般由CMOS单元和npn晶体管组成。随着应用的不同，BiCMOS结构也有不同程度或不同形式的变化，如可能是CMOS单元同双极横向晶体管结构的结合，也可能是功率MOS同双极结构的结合，其结构的变化，是由应用电路的结构和性能需求决定的。BiCMOS技术是双极技术的速度和驱动能力优势与CMOS技术的高密度和低功耗优势的完美结合。??? 在BiCMOS工艺中，一般有4种有源器件，分别是CMOS单元结构中的PMOS和NMOS晶体管以及双极结构中的npn和pnp晶体管。其中MOS晶体管的重要参数开启电压Vt，在工艺上主要取决于栅氧化和调节注入，因此工艺简单较易控制。而双极纵向pnp和npn晶体管的重要参数“共发射极电流放大系数β”，在工艺上主要是受两次扩散结深之差形成的基区的影响，如定量上称为基区宽度的Wb是影响纵向晶体管参数β的最重要的工艺参数。另外，两次扩散形成的基区杂质分布是非均匀的，基区中电流和其它电流如发射极电流和集电极电流的方向是相垂直的，基区扩展电阻引起发射区下面的电流是非均匀分布，纵向晶体管的电流分布又是二维且不均匀，这些因素给定量分析和计算带来较大的难度。因此，在工艺操作过程中，其β的控制往往是由工艺实践确定。??? 传统的双极技术虽然具有速度快、电流驱动能力强和模拟电路精度高等优点，但其功耗大和集成度低却不能适应现代大规模集成技术的发展需要。MOS技术虽在高集成度、低功耗、强抗干扰能力等方面有着双极电路不可比拟的优势，但在高速、大电流驱动应用电路场合却无能为力。可见无论是单一的CMOS，还是单一的双极技术都无法满足大规模集成系统多方面性能的综合要求，因此融合了两种技术优势的BiCMOS新技术便是集成电路发展的必然产物。??? 由于早期提出BiCMOS结构集成思路时，双极和CMOS两种技术在工艺和设备上差异较大，二者的组合难度较大，而且成本较高，同时应用的需求也并不十分迫切，所以BiCMOS技术发展得比较缓慢。随着双极和CMOS技术的发展，各自为提高电路性能和可靠性都增加了许多工艺环节，例如薄膜外延、深槽隔离、多晶硅自对准等新技术的采用，使工艺复杂性和制造成本大为提高，二者的工艺和设备的差异也日趋模糊，因此结合两种技术优势的BiCMOS技术便开始受到重视并发展了起来。到20世纪80年代，可以说是BiCMOS技术发展的第一个黄金时期，从美国无线电公司应用BiCMOS技术开发出运算放大器CA3440开始，日立、哈里斯、德克萨斯仪器（TI）和摩托罗拉等公司也纷纷开发出BiCMOS门阵列、BiCMOS A/D和D/A转换器、中央微处理器（CPU）、静态存储器（SRAM）和动态存储器（DRAM）等BiCMOS产品。此后，该技术不断得到改进，使电路性能也不断提高。近年来由于高速通信系统中模拟和数字混合电路应用的迫切需要，BiCMOS工艺集成技术的发展又一次受到高度重视，并在工艺集成