完全版-组成原理复习精要.docxVIP

二进制和十六进制数之间的转换。(1110100110.10101)2 =(001110100110 . 2=(3A6.A8)16(5B21.4F)16=(0101 1011 0010 0001.0100 1111)2十进制数与8421BCD码的转换。 (213.85)10 =(0010 0001 0011. 1000 0101)8421(10111.1001011)8421 =10010110)8421=(17.96)10 设指令字长为9位，每个地址码为3位，采用扩展操作码的方式，设计6条两地址指令和125条零地址指令。写出扩展码的表示。解：操作码的扩展表示如下：0 0 0 ××× ××× ┇┇ 6条两地址指令1 0 1 ××× ××× 1 1 0 0 0 0 0 0 0 ┇┇125条零地址指令1 1 1 1 1 1 10 0设地址总线为16位，采用全地址译码方案，需用译码器。用16K8bit的芯片构造64K8bit的存储器，完成以下问题。2x=16K x=141．列出每个芯片的地址范围。40000H~3FFFH 4000H~7FFFH 8000H~BFFFH C000H~FFFFH0000000000000000—0011111111111111 01 10 112．画出此存储器与系统总线的连接图。假定每个扇区512字节，磁盘转速为5400 RPM，广告声称寻道时间为12 ms，数据传输率为4 MB/s，磁盘控制器开销为1 ms，不考虑排队时间，则磁盘响应时间为多少？T = 寻道时间+ 旋转等待时间+ 数据传输时间+控制器开销= 12 ms + 0.5 / 5400 RPM + 0.5 KB / 4 MB/s + 1 ms= 12 ms + 0.5 / 90 RPS + 0.125 / 1024 s + 1 ms= 12 ms + 5.5 ms + 0.1 ms + 1 ms= 18.6 ms 术语解释：CPI时钟周期单总线数据通路微程序描述方式虚拟存储技术多重中断Cache寄存器组动态存储器刷新中断I/O方式多重中断简答题：简述单周期处理器的设计原则。简述多周期处理器的设计原则。简述指令格式的选择应遵循的几条基本原则：简述I/O接口的职能。每条指令的功能由哪四种基本操作来实现？简述设计处理器的步骤。简述系统总线的组成。简述硬连线路控制器设计的特点。简述数据的检/纠错过程中，比较的结果有哪几种情况。将(1110100110.1011)2转换为十六进制数。(1110100110.10101)2 =(001110100110 . 2=(3A6.A8)16(5B21.4F)16=(0101 1011 0010 0001.0100 1111)2写出(213.85)10对应的BCD 8421码，(101118421对应的十进制数。(213.85)10 =(0010 0001 0011. 1000 0101)8421(10111.1001011)8421 =10010110)8421=(17.96)10 设H是命中率，则平均访问时间T = HTC+ (1 - H)(TC+ TM) = TC+ (1 - H)TM例1. 若H=0.85, Tc=1ns, TM=20ns，则T为多少？答： T = 4ns例2. 若命中率H提高到0.95，则结果又如何？答： T = 2ns例3. 若命中率为0.99呢？答: T = 1.2ns 已知Cache访问时间为50ns，主存访问时间为200ns，Cache—主存系统平均访问时间为60ns，求Cache的命中率为多少？h=95%指令字长为12位，每个地址码为3位，采用扩展操作码的方式，设计6条三地址指令，127条单地址指令及8条零地址指令。写出扩展码的表示。解：操作码的扩展表示如下：0 0 0 ××× ××× ×××┇┇ 6条三地址指令1 0 1 ××× ××× ×××1 1 0 0 0 0 0 0 0 ×××┇┇┇ 127条单地址指令1 1 1 1 1 1 1 1 0 ×××1 1 1 1 1 1 1 1 1 0 0 0 ┇┇┇ 8条零地址指令1 1 1 1 1 1 1 1 1 1 1 1设地址总线为14位，采用全地址译码方案，需用译码器。用16K8bit的芯片构造16K16bit的存储器，完成以下问题。2片芯片地址范围：D0---D7 D8-D15