03-秒表的设计精要.doc

电子技术课程设计 题 目 秒表的设计 学院名称 船山学院 指导教师 王旭东 班 级 2013级电力2班 学 号 20139450214 学生姓名 蒋文昶 2016 年1月  目 录 1.方案提出 1 1.1设计方案 1 1.2 方案的选择 1 2.单元电路的设计原理 2 2.1 信号源的设计原理 2 2.2 控制电路的设计 2 2.2.1 开始/暂停计时开关 2 2.2.2 清零开关 3 2.3 显示电路的设计 3 2.4计数器数码显示 3 2.5蜂鸣器提示 3 2.6译码锁存电路设计 4 3.软件仿真 5 3.1 仿真软件的介绍 5 3.1.1 multisim简介 5 3.1.2 proteus 7简介 5 3.2 信号源仿真 6 3.3显示和控制电路的仿真 7 3.4 总体电路图初稿 8 4.电路的装调和数据分析 10 4.1电源的装调 10 4.2信号源的装调 10 4.3 显示译码锁存电路的装调 10 总结 11 参考文献 12 1.方案提出 1.1设计方案 这次我们组设计的数字秒表实际上是一个计数及其一些简单的控制电路，对10HZ频率的信号进行计数、锁存、清零及其显示。对10HZ时间信号必须做到准确稳定，通常使用石英晶体振荡器电路构成数字钟。但是在要求不高的情况下也可用555定时器构成的信号源。再对该信号进行分频使之成为有用信号及10Hz信号，再用计数器对其进行计数，用译码显示电路进行显示，即可完成。 该系统是否能满足最终要求最重要的是信号源产生的信号是否稳定，所以方案有以下两种： 方案一 使用具有译码、锁存功能CD4511，计数器74LS160来设计显示控制部分 方案二 使用单独的芯片，译码驱动器74LS47,锁存器74LS373,计数器74LS160设计的显示控制部分 1.2 方案的选择 方案一和方案二的不同主要是译码和锁存部分。方案一是用CD4511，该芯片集译码和锁存于一体，使用的芯片少，使电路大大的简化，总体的设计比较合理。方案二使用了译码器和锁存器独立的设计，即译码器用74LS48，而锁存器用74LS373组合起来对计数器进行操作，而且方案二多了一片74LS160，这片74LS160主要使用其清零端对二极管进行清零操作。方案二总体来说使用芯片较多，布线较麻烦。 最终考虑到实验室没有CD4511，于是只好采用方案二。 2.单元电路的设计原理 2.1 信号源的设计 脉冲信号产生原理：脉冲信号使用555芯片构成多谐振荡器，通过计算确定电路参数，计算公式如下: 考虑到实际元器件存在误差，所以R2使用50K精密可调电位器。通过调节R2产生1s标准时钟信号，电路如下： 图1 555脉冲信号图 2.2 控制电路的设计 2.2.1 开始/暂停计时开关 本设计使用的是双JK触发器，属下降沿触发的触发器。它的1Q输出端接8D锁存器74LS373的LE端来对译码器74LS47进行锁存, 当下降沿到来的时候，从而达到固定显示的目的。 2.2.2 清零开关 计数器有一个异步清0端，只需要给一个低电频，他就能清0了。 2.3 显示电路的设计 计数器是数字系统中使用最多的时序电路。它是由触发器和控制门组成。它不仅可以用来计数，还可以用于数字系统的定时、分频执行数字运算等。 计数器的种类繁多，分类方法也有多种。按计数器中的触发器翻转次序可分为异步和同步计数器；按计数器的编码方法分为二进制、十进制和其它进制计数器；按计数过程中的数字增减分为加法与减法计数器。本次课设所用的74LS160就是同步置数、异步清零的。因为74LS160兼有异步清零和同步置数功能，所以置零法和置数发均可采用。由于置零法信号随着计数器被置零而立即消失，所以置零信号持续时间极短，如果触发器的复位速度有快有慢，则可能动作慢的触发器还未来得及复位，置零信号已经消失导致电路误动作，因此这种接法的电路可靠性不高。为了克服这一缺点在本次设计中采用置数法来设计电路。 2.4.计数器数码显示 通过4片74LS160十进制计数与74LS00与非门组成十进制-六进制-十进制-六进制四个计数器，通过级联的方式形成分秒的计数器，通过74LS247七段共阳数码译码