DSP第2章 C54x的硬件结构1.pptVIP

2003.2.16 DSP原理及应用 TMS320C54x的硬件结构图 4.模块化结构设计，使器件得到了更快的发展。 5.先进的IC工艺，提高了芯片性能，降低了功耗。 6.必威体育精装版的静态设计技术使得芯片具有更低的功耗和更强的辐射能力。 2.2 TMS320C54X的主要特性 1.CPU的结构 CPU是DSP芯片中的核心部分，是用来实现数据信号处理运算和高速控制功能的部件。CPU的内部包括： (1)采用先进的多总线结构，通过1组程序总线、3组数据总线和4组地址总线来实现。 (2)40位算术逻辑运算单元ALU，包括1个40位桶形移位寄存器和2个独立的40位累加器。 (3)17×17位并行乘法器，与40位专用加法器相连,可用于进行非流水线的单周期乘法-累加运算。 (4)比较、选择、存储单元（CSSU），可用于Viterbi译码器的加法-比较-选择运算。 (5)指数编码器,是一个支持单周期指令EXP的专用硬件。可以在一个周期内计算40位累加器数值的指数。 (6)集成Viterbi加速器，专门用于通信中 Viterbi算法。 (7)两个地址生成器，包括8个辅助寄存器和2个辅助寄存器算术运算单元（ARAU）。 2.存储器的组成 (1)192K*16位的可选择空间(64K字程序存储空间、64K的数据存储空间和64K的I/O空间)，此外，C548、C549、C5402、C5410和C542。 (2)片内ROM，可配置为程序/数据存储器 (3)片内双寻址RAM(DARAM) (4)部分54x含片内单寻址RAM(SARAM) 3.指令系统的特点 (1)单指令重复和块指令重复操作。 (2)块存储移动指令，用于程序和数据管理。 (3)32位长的操作数指令。 (4)同时读入2个或3个操作数的指令。 (5)能并行存储和并行下载功能的算术指令。 (6)条件存储指令。 (7)可从中断快速返回。 4.片上外围设备 (1)软件可编程等待状态发生器和可编程转换逻辑电路。 (2)片上锁相环(PLL)时钟发生器，频率可由内部振荡器和外部时钟源提供。 (3)串行口、DMA控制器、并行主机接口(HPI)。 (4)定时器等。 2.3 TMS320C54x结构组成 2.3.1 总线结构 TMS320C54x片内有8条16位总线，即4条程序/数据总线和4条地址总线。PB是程序总线，CB、DB和EB是数据总线，地址总线分别是：PAB、CAB、DAB和EAB。 2.3.2 流水线操作 是6级深度的指令流水线，分别是： (1)程序预取:将一条指令的地址加载到程序地址总线（PAB）上。 (2)程序取指:从PB上获得指令字,并且加载到指令寄存器。 (3)译码。 (4)寻址将指令的读操作数地址送到数据地址总线(DAB)上。 (5)读操作数:从数据总线(DB和CB)读数据操作数。 (6)执行。 * * 第2章 TMS320C5000 DSP 的结构及其基本原理 内容提要 TMS320C54x芯片是一种特殊结构的微处理器，为了快速地实现数字信号处理运算，采用了流水线指令执行结构和相应的并行处理结构，可在一个周期内对数据进行高速的算术运算和逻辑运算。 本章主要介绍TMS320C54x芯片的硬件结构，重点对芯片的引脚功能、CPU结构、内部存储器、片内外设电路、系统控制以及内外部总线进行了讨论。 知识要点 2.1　TMS320C54x数字信号处理器 2.2　TMS320C54x的主要特性 2.3　TMS320C54x结构组成 　　2.3.1　总线结构 　　2.3.2　流水线操作 2.4　存储器 　　2.4.1　程序存储器 　　2.4.2　数据存储器 　　2.4.3　I／O存储器 2.5　存储器映像寄存器 2.6　片上外设 2.7　寻址模式 2.8　TMS320C55xDSP基本指标和性能 作业 参考图2-1来对比DSP和单片机结构上有哪些区别（要详细详述）？ 2.1　TMS320C54x数字信号处理器 TMS320C54x（简称’C54x）是TI公司1996年推出的新一代DSP，是为了实现低功耗、高速实时信号处理而专门设计的数字信号处理器，采用改进的哈佛结构，具有高度的操作灵活性和运行速度，适应于远程通信等实时嵌入式应用的需要，现已广泛地应用于无线电通信系统中。 PAGEN DAGEN 特殊功能