基于AD6464的中频数字处理模块的设计.pdfVIP

集成 电路应用 基于AD6644的中频数字处理模块的设计 天津大学电信学院(300072) 沈庆蔚 刘开华 摘 要 ：AD6644是 AnalogDevices公 司推 出的新型ADC器件 ，具有精度 高、转换速度快等特点， 是 当前用于 中频数字处理的优选器件 。阐述 了基于 AD6644的数字接收 系统 的组成 ，并详尽说 明了中 频数 字处理模 块及接 口的设计 。 关键词 ：A／D转换 中频数字处理 数字信号处理器 (DSP) 随着高速 A／D转换技术和 DSP技术的发展 ，中频 发生频谱混叠 ，设计 ADC的采样速率为 8倍 于信号带 数字处理技术亦得到发展。中频数字处理技术是提高现 宽 ，即 20．48MHz。关于二中频选择及采样速率的确定 ， 代通信接收机性能的重要技术之一 。作为中频数字处理 请参见参考文献 【3】，这里不再赘述 。采样后的数据率达 的核心器件 ，早期的A／D转换器 由于速度和精度 的限 到 14bitx20．48MHz=286．72Mbit／s，经 FIFO缓 冲后 ．送入 制，难 以满足中频数字接收机高速数字化的要求。本文 DSP进行正交变换 、F胛 、频点识别和解跳 、信道译码等 将 以基于软件无 线 电技术 的差分跳频 电台中频数字接 处理。下面着重就中频数字处理模块 的硬件实现进行详 收机为例 ，给出一种基 于新型 ADC器件一AD6644的中 细说明。 频数字处理模块的设计方案。 2 中频数字处理模块硬件 电路设计 1系统总体结构设计 由图 l可 以看出，中频数字处理模块的主要功能是 本方案的中频数字接收系统结构如图 1所示 。因差 对 5．12MHz中频的带通信号进行 A／D转换 ，将采样数 分跳频系统是一种异步跳频系统 ，省去了同步 电路 ，结 据经缓冲送入 DSP进行处理。硬件设计主要包括 ADC、 构得 以简化 。该系统 主要 由射频前端 、中频预处理和中 FIFO、DSP三种器件 的使用 以及它们 之间的两个 接 口， 频数字处理三部分组成 。系统主要功能为：工作在短波 下面分别介绍 。 频 段 (2—30MHz)，对 跳频速率 为 5000跳 ／s、带 宽为 2．1ADC器件 2．56MHz的信号进行不低于 12bit的采样 ，以合适 的数 ADC的采样率要求 20．48MHz。对于 2—3OMHz的 HIe 据率送入 DSP，然后 由DSP完成各种算法处理。 信号 ，在该采样速率下 ，要求 ADC器件 的动态范围达到 射频信号先经过 2~30MHz的前置滤波放大 电路放 60~90dB。美国AD公司的AD6644是理想的选择。 大。为了有效抑制组合频率干扰和副波道干扰 本系统 AD6644是一种具有 l4位精度、最高采样率为 65MSPs 的中频预处理部分采用高中频方案 3【】。信号经滤波放大 的A／D转换器 。主要特性 有 ：多音 无杂 散动态 范围 后 ，再经二次下变频得到 5．12MHz的低 中频信号。该信 (SFDR)达到 100dB，典型SNR为 74dB，功率耗散为 1．3W ， 号经带通滤波放大 电路后 ，进入 A／D采样 。为了保证不 数字采样输 出为 2的补码格式 ，并且有数据输出指示信 号 DRY。 AD6644片上提供 了采样保 持 电 路和基准 电位 ，使其 能成为一个完整