第5章 存储系统与结构.pptVIP

第5章存储系统和结构;5.1 存储系统的组成;按存储介质分： 半导体存储器； 磁表面存储器； 光介质存储器； 按存储器的读写功能分： ROM RAM 按信息的可保存性分： 易失性存储器 非易失性存储器;二、存储系统层次结构;两种常见的存储层次 Cache－主存存储系统 针对主存速度不足而提出;虚拟存储系统 主要解决主存容量不足问题;5.2 主存储器的组织;MFC是存储器操作完成信号，当一个存取操作完成后，时序控制电路应给出该信号;二、主存储器的主要技术指标 ;5.3 半导体随机存储器和只读存储器;1、六管SRAM存储元电路;写过程：字线高电平，读写控制门打开。 写“1”时，位线b′上送高电平，使T2导通，位线b上送低电平，使T1截止。;写“0”时，位线b′上加低电平，位线b上送高电平，使T2截止、T1导通。 ;读过程：字线选中，位线b′和b分别与A点和B点相通。 若存储元原存“1”，A点(即位线b′)为高电平(读1)；;若原存“0”，B点(即位线b)为高电平。;2、四管DRAM记忆单元电路;4管DRAM记忆单元电路;写操作 字选择线高电平，在位线上加相反的电平，所存信息送至A、B端，进而将信息存储在T1和T2栅极电容上 写1时位线b’加高电平，位线b加低电平 写0时位线b’加低电平，位线b加高电平 读操作 给预充信号，T7、T8导通，Vcc向位线b’及b上电容充电 字、位选择线高电平， T3、T4、T9、T10导通 若存储的是1，则电容C2上有电荷，T2导通，T1截止，CD上电荷通过T2泄露，位线b’＝’0’， CD上电荷通过A点向C2补充，位线b＝’1’； 读出过程也是刷新的过程。;刷新操作 使用T1、T2栅极电容存储电荷，电荷存在泄露，而又不存在类似SRAM中的电源经负载不断补充，时间一长，信息会丢失 预充高电平，T7、T8导通，CD、CD充电； 字线高电平 CD、CD上电荷对相应的栅极电容补充电荷;3、单管DRAM记忆单元;写操作 字线高电平 写1时位线置高电平； 写0时位线置低电平，C上电荷经位线泄露 读操作 字线高电平 若原存放的是1，C上电荷经过T1在位线上产生读电流 若原存放的是0，位线上不产生读电流 读取结束后，C上电荷泄放完毕，破坏性读取，需重写(再生) 电容C上电荷保存时间短，需定???刷新;刷新间隔 根据栅极电容放电速度决定，一般选定的最大刷新间隔为2ms或4ms，在该刷新间隔内要将全部存储体刷新一遍； 刷新方式 集中式刷新 分散式刷新 异步式刷新 ;1、集中式刷新;例1：某DRAM芯片具有1024个存储元，排列成32×32的存储阵列，芯片刷新按行进行，且每刷新一行占用一个存取周期(0.5us)，最大刷新间隔去2ms，画出集中刷新方式的刷新间隔时间分配图。 解：周期数＝2ms/0.5us=4000 存储阵列共32行，需要32个刷新周期，集中安排在4000个周期的最后32个，如下图所示：;2、分散刷新方式;3、异步刷新方式;1、RAM芯片 RAM芯片通过地址线、数据线和控制线与外部连接； 地址线是单向输入的，其数目与芯片容量有关 容量为1024×4时，地址线10根；容量为64K×1时，地址线16根 数据线双向，数目与数据位数有关 1024×4的芯片，数据线4根；64K×1的芯片，数据线1根 控制线主要有读写控制线和片选线两种 DRAM芯片为了减少引脚数量，地址复用，将行地址和列地址分别送入芯片 行地址由RAS送入芯片，列地址由CAS送入 每增加一条地址线，容量扩大4倍;例4：某存储芯片引脚图如下图所示，请回答： (1)该芯片的类型(RAM?ROM)，芯片容量多大？ (2)若地址线增加1位，芯片容量变为多大？ (3)芯片是否需要刷新？;RAM芯片的地址译码电路能把地址线送来的地址信号翻译成对应存储单元的选择信号； 地址译码方式 单译码法 双译码法 采用单译码方式的存储器是字结构的，称为字结构式RAM;(1)单译码方式RAM(32字×8位芯片为例);图中共25×8=256个存储元，排列成32个字，每个字长8位。 有5条地址线，经过译码产生32条字线w0～w31。 某一字线被选中时，同一行中的各位b0～b7就都被选中，由读写电路对各位实施读出或写入操作。 优点：结构简单； 缺点：当字数大大超过位数时，存储体会形成纵向很长而横向很窄的不合理结构，这种方式只适用于容量不大的存储器。 ;具体做法：将K位地址线分成接近相等的两段，一段用于水平方向作X地址线供X地址译码器译码；一段用于垂直方向作Y地址线供Y地址译码器译码。X和Y两个方向的选择线在存储体内部的每个存储元上交叉，以选择相应的存储元。 图示 4K×1位芯片为例，共12根地址线;33;双译码方式存储芯片 位结构(容量为M×