半导体材料第5讲-硅锗晶体中的杂质.pptxVIP

第4章 硅、锗晶体中的杂质和缺陷;杂质能级 杂质对硅、锗电学性质的影响与杂质的类型和它们的能级在禁带中的位置等有关。 硅、锗中的杂质大致可分为两类：一类是周期表中Ⅲ族或V族杂质，它们的电离能低，对材料的电导率影响大，起受主或施主的作用。 另一类杂质是周期表中除Ⅲ族和V族以外的杂质，特别是I副族和过渡金属元素，它们的电离能大，对材料的导电性质影响较小，主要起复合中心或陷阱的作用。 ; 杂质在硅、锗中的能级与它的原子构造，在晶格中所占的位置有关。 如Ⅲ族和V族杂质在锗中占替代式晶格位置，在它们与邻近的锗原子形成四个共价键时，缺少或剩余一个价电子。如它们电离，可接受或提供一个电子，即提供一个受主或施主能级。 Ⅱ族的Zn或Cd杂质原子进入锗中也居替代位置，因其价电子为2，在成键时它们可从邻近的锗原子接受两个电子，即提供两个受主能级，这两个能级在禁带中的位置是不同的，较低的受主能级是在中性的Zn或Cd原子上放上一个电子，而较高的受主能级则是在已具有一个负电荷的Zn或Cd离子上再放上一个电子。 I副族元素金则有三个受主能级和一个施主能级。这种多重能级的作用与温度及材料中存在的其他杂质的类型和浓度等有关系。 ;4.1.2 杂质对材料性能的影响;2．杂质对材料电阻率的影响; 上两式表明，在有杂质补偿的情况下，电阻率主要由有效杂质浓度决定。但是总的杂质浓度NI=NA+ND也会对材料的电阻率产生影响，因为当杂质浓度很大时，杂质对载流子的散射作用会大大降低其迁移率。 例如，在硅中Ⅲ、V族杂质，当N1016cm-3时，对室温迁移率就有显著的影响，这时需要用实验方法(Hall法)来测定材料的电阻率与载流子浓度。 ;工作电流I与载流子电荷e、n型载流子浓度n、迁移速率v及霍尔元件的截面积bd之间的关系为I=nevbd， ;课本图4—1示出了在室温下(300K)硅、锗的电阻率值随施主或受主浓度的变化关系。在半导体材料和器件生产中，常用这些曲线进行电阻率与杂质浓度(ρ-N)换算。;硅、锗晶体的掺杂;直接硅单晶中杂质的掺入 一、掺杂量的计算 1、只考虑杂质分凝时???掺杂 直拉法生长晶体的过程，实际上是一个正常凝固的过程。如果材料很纯，材料的电阻率ρ与杂质浓度CS有如下关系： 　　　 ρ＝1/CSeμ　　（4－3）μ为电子（或空穴）迁移率 正常凝固的杂质分布为 　　　CS=kC0(1-g)k-1　　　　　　　　　　　　（4－4） 将4－3代入4－4式可算出在拉单晶时，拉出的单晶的某一位置g处的电阻率与原来杂质浓度的关系： ;如果要拉w克锗，所需要加入的杂质量m为： ;; 因为掺杂量一般较少，如用天平称量会有较大误差，所以除非拉制重掺杂的单晶，一般都不采用直接加入杂质的办法，而是把杂质与锗(硅)先做成合金，(称之为母合金)，拉单晶时再掺入，这样可以比较准确的控制掺杂量。 课本例2 有锗W(g)，拉制g处电阻率为ρ的单晶，应加入杂质浓度为Cm的母合金量为多少？ 　　（设原料锗中杂质量远小于合金中杂质的量） 解：因为杂质在母合金中的总数和在熔体中的总数相等。 ;又因为： d(母合金密度)≈d(锗密度)， M合金的质量一般很小 W锗+M合金≈W锗;母合金可以是单晶(或多晶)，通常在单晶炉内掺杂拉制，测量单晶电阻率后，将电阻率曲线较平直部分依次切成0.35～0.40mm厚的片，再测其电阻率，清洗后编组包装顺次使用。 母合金中杂质的含量用母合金浓度(cm-3)来表示，其大小可通过试拉单晶头部电阻率求出。其公式为： 试拉单晶重×单晶头部杂质浓度=掺杂母合金量×母合金浓度×K(杂质的分凝系数) 单晶头部浓度由ρ—N曲线查得。;实际生产中的近似估算;②确定熔体中的来源于原料和坩埚的杂质浓度CL1;④求熔体中实际杂质浓度CL 考虑原料与坩埚引入杂质的影响(杂质补偿)，在拉制电阻率ρ上～ ρ下范围单晶时，深中实际杂质浓度应为 CL=CL2-CL1 (试拉单晶为同型) CL=CL2+CL1(试拉单晶为不同型) ;⑤考虑杂质的蒸发作用，最初加入杂质后，熔硅内杂质浓度应为 ;6 确定需加入母合金质量 ;三、杂质掺入的方法;4-2.2 单晶中杂质均匀分布的控制;直拉法生长单晶的电阻率的控制 1．直拉法单晶中纵向电阻率均匀性的控制 影响直拉单晶电阻率的因素有杂质的分凝、蒸发、沾污等。对于K1的杂质，分凝会使单晶尾部电阻率降低；而蒸发正好相反，蒸发会使单晶尾部电阻率升高； 坩埚的污染(引入P型杂质)会使N型单晶尾部电阻率增高，使P型单晶尾部电阻率降低。 如