LC3设计补充说明.docVIP

LC3设计补充说明—有关LC3汇编器、仿真器与CPU设计 1) LC-3 CPU 设计可不设计溢出及其相关逻辑 溢出判别用程序的实现，见sum_over.asm，其中注意：累加必须用两个源寄存器R4,R0，以判别两个源数据的符号位，否则累加方式用ADD R1,R1,R0，将无法用两个源数据的符号位与运算结果的符号位的判别法判别溢出，实例如下： ……………. ADDITON ADD R1,R4,R0 ;accumulation_sum to R1 JSR OVERFLOW ;goto: +/-overflow judgement and ;process(R1s symbol_bit and value in fact...) ADD R4,R1,#0 ;R4 = R1 ……………… 2）有关LC3Edit 汇编器 （X—16进制 ﹟---10进制） ① 支持伪指令： .ORIG address 程序开始 .END程序结束 ------两者必须有 .FiLL data .BLKW data block .STRINGZ “字符串” 不支持外部变量(SQRT)伪指令 .EXTERNAL SQRT; BASE .FILL SQRT; 不支持非法指令none(OPCode=1101b), 汇编中用插入： none .FILL XD000; 以解决在QuartusII上的逻辑仿真和实验平台上运行问题。 RTI 中断返回指令仅能在特权模式下运行，如何进该模式，未提供。 ② BR条件转移指令，在无下标nzp时，该汇编器仍编译为BRnzp(0000111…)，如果设计了溢出及其相关逻辑，若用 BR 判溢出，则手工修改nzp位为000，解决在QuartusII上的逻辑仿真和实验平台上运行。 ③ 汇编程序的.ORIG X0200,则 经编译后，其目标码首“字”= X0200，和实验平台Debug程序加载的首地址吻合，注意：X0200不一定是程序的首地址，要与实验平台Debug程序加载与启动首地址一致， .ORIG X0060后的第一有效行必须是指令（助记符），而非宏指令。程序启动首地址必须LC-3 CPU 设计内的PC = 16h0200; 一致，描述如下： always @(posedge clk or posedge reset) begin if (reset) begin //interim 16h0200 PC = 16h0200; //Setup start first address,be equal to assemble_.ORIG 0200 H ……………… QuartusII上的逻辑仿真：编译后的*.hex文件，去首个“字”即.ORIG “值”，将其按地址拷贝(列拷贝)到仿真存贮器初始化文件*.mif，即可。 实验平台上Debug加载：用编译后的*.obj文件改后缀为*.bin，即可。 注意：CPU检测程序，用汇编器设计编译，并在LC3Simulate仿真器运行。运行正确后，再到QuartusII上的逻辑仿真和实验平台上运行，避免软硬错误混淆。 ④ 程序最后一条必须添加： 在LC3Simulate仿真器上运行时：用HALT(停机)没有 LOOP BRnzp LOOP好 在QuartusII上的逻辑仿真和实验平台上运行时： LOOP BRnzp LOOP 否则，程序下滑到随机码,开始混乱，甚至会破坏原程序的运行结果。 ⑤ 在参考资料内，提供的求和测试程序ADDITION.ASM，因循环，总运行时间长，不适合用于QuartusII上的逻辑仿真。另外，累加应是1～10的和，因结果SUM=55；注释与指令操作不一致；程序结束LOOP BRnzp LOOP，连续允许操作，下滑无法停机等问题。 ⑥ 利用程序模拟中断隐操作，TRAP指令等，并实现中断处理程序。 3）有关LC3Simulate仿真器 打开LC3Simulate仿真器，同时呈现LC3 Console 控制台窗口 ① LC3Simulate仿真器使用与说明 如下图1： 图1：LC3Simulate仿真器菜单工具操作 通常，用户程