EDA第4讲VHDL设计进阶.pptVIP

EDA 技术实用教程 第 4 讲 VHDL设计进阶 6.1 数据对象 6.1 数据对象 6.1 数据对象 6.1 数据对象 6.1 数据对象 6.2 双向和三态电路信号赋值例解 6.2 双向和三态电路信号赋值例解 6.2 双向和三态电路信号赋值例解 6.2 双向和三态电路信号赋值例解 6.2 双向和三态电路信号赋值例解 6.2 双向和三态电路信号赋值例解 6.2 双向和三态电路信号赋值例解 6.2 双向和三态电路信号赋值例解 6.2 双向和三态电路信号赋值例解 6.2 双向和三态电路信号赋值例解 8.1 一般有限状态机设计 8.1 一般有限状态机设计 8.1 一般有限状态机设计 8.1 一般有限状态机设计 8.1 一般有限状态机设计 8.1 一般有限状态机设计 8.1 一般有限状态机设计 8.1 一般有限状态机设计 8.1 一般有限状态机设计 8.2 Moore型有限状态机设 8.2 Moore型有限状态机设 8.2 Moore型有限状态机设 8.2 Moore型有限状态机设 8.2 Moore型有限状态机设 8.2 Moore型有限状态机设 8.2 Moore型有限状态机设 8.3 Mealy型有限状态机设计 8.3 Mealy型有限状态机设计 8.3 Mealy型有限状态机设计 8.3 Mealy型有限状态机设计 8.4 状态编码 8.4 状态编码 8.4 状态编码 8.4 状态编码 8.4 状态编码 8.5 非法状态处理 8.5 非法状态处理 8.5 非法状态处理 8.1.3 一般有限状态机的设计 图8-2c 例8-1的状态图 4. 辅助进程 8.2.1 多进程有限状态机 图8-3 ADC0809工作时序 8.2.1 多进程有限状态机 图8-4 控制ADC0809采样状态图 8.2.1 多进程有限状态机 图8-5 采样状态机结构框图 KX康芯科技 【例8-2】 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY ADCINT IS PORT(D : IN STD_LOGIC_VECTOR(7 DOWNTO 0); --来自0809转换好的8位数据 CLK : IN STD_LOGIC; --状态机工作时钟 EOC : IN STD_LOGIC; --转换状态指示，低电平表示正在转换 ALE : OUT STD_LOGIC; --8个模拟信号通道地址锁存信号 START : OUT STD_LOGIC; --转换开始信号 OE : OUT STD_LOGIC; --数据输出3态控制信号 ADDA : OUT STD_LOGIC; --信号通道最低位控制信号 LOCK0 : OUT STD_LOGIC; --观察数据锁存时钟 Q : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); --8位数据输出 END ADCINT; ARCHITECTURE behav OF ADCINT IS TYPE states IS (st0, st1, st2, st3,st4) ; --定义各状态子类型 SIGNAL current_state, next_state: states :=st0 ; SIGNAL REGL : STD_LOGIC_VECTOR(7 DOWNTO 0); SIGNAL LOCK : STD_LOGIC; -- 转换后数据输出锁存时钟信号 BEGIN ADDA = 1;--当ADDA=0，模拟信号进入通道IN0；当ADDA=1，则进入通道IN1 Q = REGL; LOCK0 = LOCK ; COM: PROCESS(current_state,EOC) BEGIN --规定各状态转换方式 CASE current_state IS WHEN st0=ALE=0;START=0;LOCK=0;OE=0; next_state = st1; --0809初始化 （接下页）