SoC设计模拟_混合信号验证.pdfVIP

IC设计 IC设计 ■ Synopsys公司 SoC设计的模拟/混合信号验证 引言 下进行早期的集成验证，以确保功 在全芯片环境下对电路的功能和时 在芯片工艺的几何尺寸发展到 能符合要求； 序进行分析的途径，但由于在门级 纳米级的情况下，即使是数字逻辑 ?对于同样规模的数字和模拟 电路和晶体管级上的仿真速度存在 电路的性能也趋向于与模拟电路类 电路模块(“Big D，Big A”)的设 极大的差别，这种方法的计算强度 似，对于这些高性能的设计，基于 计，验证周期更长； 非常大。如果设计的数字部分采用 单元的验证工作流程已经不足以应 ?将更大的定制模拟电路同硬 了标准的CMOS逻辑电路，并带有 付；设计师需要提供定制设计，以 宏单元中标准的CMOS逻辑电路相 满幅输入输出的功能，那么在此采 达到对晶体管级效应进行准确模拟 集成； 用晶体管级的模拟就有点小题大 的目的。 ?要避免由于复杂的模拟和数 做。而且，等到设计周期的末期再 这些发展趋势给验证领域带来 字接口出现的错误影响到芯片的功 执行全芯片的模拟，会延迟对在技 了若干重大的挑战： 能和时序。 术规范定义阶段就已存在的缺陷的 ?要将定制设计和基于单元的 检测。 工作流程相结合，无需集成任何验 当今的混合信号验证工作流程 证方法； 较为成功的验证流程是，在晶 NanoSim技术：高速度和大 ?要求在完整的芯片应用环境 体管级上对整个芯片进行模拟。这 容量的晶体管级模拟 需要对设计进行完整 NanoSim是一个高速的晶体管 的晶体管级的描述， 级电路模拟和分析工具，是一种性 因此只能在设计周期 能可靠且易于使用的解决方案，其 的结束阶段进行，即 模拟速度高于SPICE几个数量级， 在所有单元和定制设 适用于数百万晶体管级的设计，对 计的模块均已完成的 在0.13微米及以下设计的模拟精度 条件下进行。 可与SPICE相媲美。 图1 传统的SPICE与NanoSim的比较 利用 “ 快 速 NanoSim的高性能和强大能力 SPICE”工具所提供 源自于所采用的智能化分区技术， 的高速度和大容量， 以及将基于事件的模拟和基于时序 设计师可以在晶体管 的模拟相结合的技术。典型的 级上对各个模块进行 SPICE引擎将整个设计处理为一个 模拟，还可以对整个 单块集成电路，并在每个时间点对 芯片进行模拟。虽然 所有的节点进行模拟。而NanoSim