加减法运算电路的课程设计.docxVIP

加减法运算电路的设计一、设计任务设计参数设计一个一位十进制并行加（减）法运算电路；通过按键输入被减数和减数，并设置+、-号按键；允许减数大于被减数，负号可采用数码管或其他显示器件，并利用LED灯显示计算结果。设计要求根据技术参数设计电原理图；计算并选择电路元件及参数；仿真调试电路。二、设计方案设计电路原理：1、置入两个四位二进制数。例如（1011）2,（0011）2和（0111）2，（0110）2，同时在两个七段译码显示器上显示出对应的十进制数10，3和7，62、通过开关选择加（减）运算方式3、若选择加运算方式所置数送入加法运算电路进行运算；若选择减运算方式，则所置数送入减法运算电路运算4、前面所得结果通过另外两个七段译码器显示即显示结果：若选择加法运算方式，则（0011）2+（0110）2=（1010）2 十进制3+6=9并在七段译码显示器上显示 9若选择减法运算方式，则（0101）2-（1000）2=（10011）2十进制5-8= -3并在七段译码显示器上显示 -3设计电路运算方案：通过开关S1——S8接不同的高低电平来控制输入端所置的两个一位十进制数，译码显示器U15和U16分别显示所置入的两个数。数A直接置入四位超前进位加法器74LS283的A4——A1端，74LS283的B4——B1端接四个2输入异或门。四个2输入异或门的一输入端同时接到开关S1上，另一输入端分别接开关S5——S8，通过开关S5——S8控制数B的输入。当开关S1接低电平时，B与0异或的结果为B，通过加法器74LS283完成两个数A和B的相加。当开关S1接高电平时，B与1异或的结果为B非 ，置入 的数B在74LS283的输入端为B的反码，且74LS283的进位信号C0为1，其完成S=A+B（反码）+1，实际上其计算的结果为S=A-B完成减法运算。由于译码显示器只能显示0——9，所以当A+B9时不能显示，我们在此用另一片芯片74LS283完成二进制码与8421BCD码的转换，即S9（1001）2时加上3（0011）2，产生的进位信号送入译码器U13来显示结果的十位，U12显示结果的个位。由于减法运算时两个一位十进制数相减不会大于10，所以不会出现上述情况，用一片芯片U12即可显示结果。三、电路设计加法电路的实现用两片4位全加器74LS283和门电路设计一位8421BCD码加法器。由于一位8421BCD数A加一位数B有0到18这十九种结果。而且由于显示的关系,当大于9的时候要加六转换才能正常显示。即设计的时候有如下的真值表：000000000001010001002000110300100040010105001100600111070100008010010901010110需要装换010111110110011201101113011101140111111510000016100010171001001810011019无关项101000201010102110110022101110231100002411001025110101261101112711100128无关项111011291111013011111131表一 真值表由前16项得①：由后10项得② 由①②得 Y=CO+S3S2+S3S1图一 加法电路部分减法电路的实现该电路功能为计算A-B。若n位二进制原码为N原，则与它相对应的补码为N补=2n-N原，补码与反码的关系式为N补=N反+1A-B=A+B补-2n=A+B反+1-2n图二 减法电路部分因为B1= B非，B0=B，所以通过异或门74LS86对输入的数B求其反码，并将进位输入端接逻辑1以实现加1，由此求得B的补码。加法器相加的结果为：A+B反+1由于2n=24=(10000)2,相加结果与相2n减只能由加法器进位输出信号完成。当进位输出信号为1时，它与2n的差为0；当进位输出信号为0时，它与2n差值为1，同时还要发出借位信号。因为设计要求被减数大于或等于减数，所以所得的差值就是A-B差的原码，借位信号为0。译码显示电路译码显示电路是由一个七段LED译码驱动器74HC4511和一个七段LED数码显示器组成。在74HC4511中，经前面运算电路运算所得的结果输入74HC4511的D3D2D1D0，再译码输出，最后在七段LED显示器中显示出来。图三 译码显示电路所需元器件超前进位加法器74LS283N 2个二输入与门74LS08J 2个三输入或非门74LS27N 1个二输入异或门74