基于FPGA的频率计设计要点.docx

摘要本文在分析了三种常用脉冲计数法测频原理的基础上，提出了基于FPGA的频率计的设计方案。利用FPGA器件EP1C6Q240C8作为核心模块、使用自顶向上的设计方法，利用VHDL程序实现分频、控制、被测信号计数、数据锁存、数据选择、译码以及实现数码管的片选，最后通过对顶层设计文件进行编译来完成整体核心的设计。经实验验证，该设计可以实现对方波、三角波、正弦波信号进行测量，并将测量结果予以显示。本设计具有较短的开发周期、组成结构简单等特点，具有一定的实用价值。 关键词：数字频率计；EDA；FPGA；VHDLABSTRACTIn this paper, three kinds of counting method based on the analysis of the principle and propose the design scheme of frequency meter based on FPGA. Using the FPGA of EP1C6Q240C8 device as the core module, using the design method from top to bottom and using VHDL program to achieve frequency division, control, measured signal counting, data latch, data selection, decoding and chip select.Finally, the design of the top-level design file is compiled to complete the overall design of the core.Experimental results show that the design can achieve the measurement of square wave, triangle wave and sine wave signal, and display the measurement results. The design has a short development cycle, simple structure and other features, has a certain practical value.Keywords：DigitalFrequency Meter;EDA; FPGA;VHDL绪论本设计的背景频率是电子领域中最常见的参数之一，而频率计也是该领域必需的测量仪器。设计频率计的技术随着电子技术的发展而逐步提升，早期的频率计采用分立元件设计方式，很长的设计周期，稳定性也有所欠缺，体积较大，而消耗的功率同样也比较高。集成电路的发展使得数字频率计应用越来越广泛，数字频率计可以使用单元电路或是单片机来实现，相比于分立元件来讲，数字频率计稳定性得到了提升，减小了体积，但是数字频率计仍然存在着一些缺点，比如电路复杂，设计周期长等。同样数字频率计的增量范围都是有限的，为测量不同频率的信号要特定的设计某些电路，灵活性不是很高。20世纪末期，微电子技术和计算机技术得到进步与发展，在两者的相互作用促进下，以FPGA系列可编程逻辑器件得以普遍的应用，可编程逻辑器件把集成电路通过编程集成到一块尺寸很小的硅片上，大大的缩小了电路的体积，同时由于没有走线，大大减少了干扰，系统的可靠性得到了提高。此类器件可通过编程进行构建内部的硬件的结构，从而实现相应的功能。这种技术可以像设计软件那样对硬件进行设计，不但变得方便快捷，而且使得设计更具灵活性，随着技术的发展，器件的集成规模越来越大，也不断的完善了器件的功能，在现代电子设计领域中，电子设计自动化，即EDA技术越来越广泛。EDA是在其他计算机辅助设计的基础上发展起来的一种新的计算机辅助设计，EDA是以载体为大规模可编程逻辑器件，加以硬件描述语言作为载体的编程语言，利用开发工具软件，自动完成电子设计的一门新技术。本课题采用EDA技术，以FPGA器件作为载体来设计的数字频率计。本设计的目的及意义首先由于FPGA运行速度快且内部集成锁项环，可以把外部的时钟倍频，核心频率可以到上百兆，而单片机与之相比较而言，运行速度低。在高速场合,单片机无法代替FPGA。运算速度快，编程简易，而且有些高端的FPGA芯片内部已经集成了很多有用的模块，而有些模块如果不用这些FPGA，另搭电路的话很麻烦，所以这样可以简化了设计。其次，FPGA管脚很多，容易实现大规模系统，而单片机IO口有限。所以FPGA可以方便连接外部设备或电路。再有就是FPGA内部程序并行运行，有处理更复杂功能的能力，相比而言单片机程序是串行执行的，