校准寄存器例子.docxVIP

如何使用内部校准寄存器调整DAC电压输出范围  HYPERLINK /zh/other/automatic-test-equipment/ad5360/products/product.html D5360 是一种采用8 mm×8 mm 外形尺寸56 引脚LFCSP封装的高集成度16通道串行输入±10 V电压输出16 bit DAC。它提供一种4倍VREF标称输出电压范围，例如，如果某项设计需要－8 V～+8 V输出电压范围，这属于一种非工业标准4 V参考电压，它没有考虑到DAC的零点误差和满度误差，并且可能会影响输出电压范围。 为了克服这个问题，该解决方案提供一种高于要求的电压范围的可选择参考电压，并且使用内部增益寄存器（m）和失调寄存器（c）独立调整每个通道输出达到要求的范围。 为了给出－8.192 V～＋8.192 V（包括零点误差和满度误差）大约输出范围，使用4.096 V参考电压。 测量零点电压和满度电压，例如分别为－8.193 V和＋8.195 V。 计算LSB的大小，即8.195 V – (–8. 193 V)/65536 = 250 μV。 为了将零点电压从－8.193 V移动到－8 V需要的步距为0.193 V/250 μV = 772 LSBs。 现在的满度电压为8.195 V+0.193 V=+8.388 V。为了从+8.388 V降低到+8 V需要的步距为0.388 V/250 μV = 1552 LSBs。 你现在可以将这些数据设置到DAC通道的失调寄存器（c）和增益寄存器（m）。 失调寄存器的默认值为32768。根据32768 + 772 = 33540，对给定的－8 V零点电压重新设置这个数据。 增益寄存器的默认值为65535。根据35535－1552 = 63983，对给定的＋8 V零点电压重新设置这个数据。  HYPERLINK javascript:void(0) 点击这里查看大图 1 GSPS 双通道内插DAC提供超凡速度、高性能和低功耗 多现代无线基站都采用复数正交（I/Q）调制方法用于零中频（IF）或数字IF结构的发送链路。采用这种双DAC方法虽然有多种原因，但是其主要原因是采用这种结构能够增加带宽和镜像抑制。 为了从高速DAC的输出达到最佳的性能，在数据的输入端必须严格遵守建立时间和保持时间。在数据速率超过100 MSPS情况下，确定时序预算并且完成系统温度特性验证并非易事。 HYPERLINK /zh/digital-to-analog-converters/da-converters/ad9779a/products/product.html AD9779A TxDAC?发送DAC通过增加自动时序模式解决了这个问题。如果用户使用DAC的数据时钟输出（DCO）与自动时序模式相结合，则该DAC会为数据输入选择最佳的建立时间和保持时间，并且消除了由于温度漂移带来的任何影响。这种功能也改进了与没有输出时序灵活性的ASIC或器件的连接能力。上述选择过程自动完成，所以节省了生产时间并且改进了总体时序裕量。 另外，AD9779A DAC还包含创新的基于PLL的时钟倍频电路。AD9779是双通道16 bit,1 GSPS母体DAC, 用户需要手工对器件逐个设置来确定PLL锁定频带。AD9779A还具有自动调节功能，当启动自动模式时，很容易满足为给定频率确定最佳PLL设置的要求，因此消除了与手工设置相关的试验和误差问题。 计工程师可能面临常常令人沮丧的一个问题是奈奎斯特器件的频率限制。因为这些器件使用一个采样时钟产生输出信号，其输出频率通常被限制在从直流（DC）到采样时钟频率一半的范围内。虽然这种频率限制通常被认为是一种缺点，但是奈奎斯特（Nyquist）器件实际上在扩展到远超出采样时钟频率范围产生有用的信号（频谱镜像信号）——因此它支持超高频应用。  HYPERLINK /zh/rfif-components/dds-modulators/ad9957/products/product.html AD9957是一种内置14 bit DAC基于DDS的正交数字上变频器（QDUC）。这类器件被划分到奈奎斯特器件，所以它的1 GHz采样时钟能够在DC～500 MHz频率范围内产生基带输出信号。在这种标称输出频率范围之外，该输出信号包含可用的镜像信号，其频率范围从基带信号外到几吉赫（GHz）。这种信号产生的过程正如左图所示。  HYPERLINK javascript:void(0) 点击这里查看大图 通常，应该用一个带宽大约为400 MHz的低通重构滤波器抑制镜像信号。但是，对于超奈奎斯特采样采用一个带通滤波器以选通有用的镜像信号并且抑制无用的镜像信号