数字电路与逻辑设计（孙彩堂）组合逻辑电路设计设计05-第五章C-VHDL组合电路--设计实例.pptVIP

下载本文档

2
0
约9.64千字
约 56页
2017-05-10 发布于浙江
举报
版权申诉

数字电路与逻辑设计（孙彩堂）组合逻辑电路设计设计05-第五章C-VHDL组合电路--设计实例.ppt

1、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

（1）三态输出电路（2）比较器（3）数据选择器（4）编码器（5）译码器一、常用组合逻辑电路设计（5）译码器 A. 3－8译码器 LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY decode_3to8 IS PORT( a,b,c,G1,G2A,G2B: IN STD_LOGIC; Y: OUT STD_LOGIC_VECTOR(7 DOWNTO 0) ); END decode_3to8; ARCHITECTURE rtl OF decode_3to8 IS SIGNAL indata: STD_LOGIC_VECTOR(5 DOWNTO 0); BEGIN indata=G1G2AG2Bcba; y=when indata=100000 else when indata=100001 else when indata=100010 else when indata=100011 else when indata=100100 else when indata=100101 else when indata=100110 else when indata=100111 else END rtl; 译码器（2）译码器 B. 数码管译码器 A3 A2 A1 A0 a b c d e f g Library ieee; Use ieee.std_logic_1164.all; Use ieee.std_logic_unsigned.all; Entity bcd is Port( A : in std_logic_vector(3 downto 0); Seven : out std_logic_vector(6 downto 0) ); End bcd; Architecture a of bcd is Begin Seven= 0111111 when A=0000 else --0 0000110 when A=0001 else --1 1011011 when A=0010 else --2 1001111 when A=0011 else --3 1100110 when A=0100 else --4 1101101 when A=0101 else --5 1111101 when A=0110 else --6 0000111 when A=0111 else --7 1111111 when A=1000 else --8 1101111 when A=1001 else --9 0000000 ; End a; 例1：组合逻辑设计四舍五入电路输入8421BCD码，输出F。 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity sswr is port(d:in std_logic_vector(3 downto 0); y:out std_logic); end sswr; architecture behave of sswr is begin y = 0 when 0=d and d5 else 1 when 5=d and d10 else Z; end behave; 例2:设计组合逻辑电路设计一个1bit全加器。输入 X,Y,CI 输出 Z,CO library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity full_bit_adder is port(a,b,c