《数字电子技术基础第二版》5.5时序逻辑电路.pptVIP

5.5 寄存器 上页 下页 后退 模拟电子 数字电子技术基础 上页 下页 返回 寄存器是数字系统中用来存储二进制数据的逻辑器件，如计算机中的通用寄存器、指令码寄存器、地址寄存器和输入输出寄存器等。 寄存器主要由具有公共时钟输入的多个D触发器组成，待存入的数据在统一的时钟脉冲控制下存入寄存器中。 寄存器按主要的逻辑功能可分为并行寄存器、串行寄存器及串并行寄存器。 移位寄存器除了能实现对数据的清除、接受、保存和输出功能外，还具有数据移位功能。 并行寄存器没有移位功能，通常简称为寄存器。 寄存器能实现对数据的清除、接受、保存和输出功能。 5.5.1 寄存器 寄存器具有将数据并行输入、保存及在适当时刻并行输出的功能。 1. 4位寄存器 4个D触发器组成的4位寄存器逻辑图 Q0 ~ Q3为4位数据输出 CP为公共时钟脉冲 D0 ~ D3为4位数据输入 R为清零信号 这种将数据一并存入又一并取出的方式称为并入并出方式。 先将要存入的4位数据送到相应的数据输入端，在CP脉冲上升沿到达后，则Qn+1=D，数据便存入了寄存器，一直保存到下一个CP脉冲上升沿到达时。 (1) 74273的符号图 2. 中规模集成8位上升沿D寄存器 为公共清零端 D7~D0为输入端 Q7~Q0为输出端 CP是公共时钟脉冲 3 4 7 8 13 14 17 18 11 1 D1 D0 D2 D3 D5 D4 D6 D7 CR CP Q1 Q0 Q2 Q3 Q5 Q4 Q6 Q7 2 5 6 9 12 15 16 19 清0 锁存0 锁存1 0 × × 0 1 ↑ 0 0 1 ↑ 1 1 工作状态 (2) 74273的功能表 该寄存器为8位并行输入/并行输出寄存器。 3 4 7 8 13 14 17 18 11 1 D1 D0 D2 D3 D5 D4 D6 D7 CR CP Q1 Q0 Q2 Q3 Q5 Q4 Q6 Q7 2 5 6 9 12 15 16 19 3. 4位三态并行输入并行输出寄存器74LS173 (1) 74LS173的符号图 74LS173的内部是四个上升沿触发的D触发器。 CR是异步清零端 和 是输出使能端 和 是输入控制端 74LS173 14 13 12 11 15 7 9 10 1 2 2D 1D 3D 4D STA CR CP 2Q 1Q 3Q 3 4 5 6 4Q STB ENA ENB (2) 74LS173的功能表 清0 保持不变 保持不变 高阻 置数 允许输出 × × × 0 0 × × 0 ↑ 1 × 0 ↑ × 1 0 ↑ 0 × 0 × × 0 工作状态 输出为高阻状态(Z)，但对输入端送数功能无影响。 a.当 时 寄存器输出内部保存的数据，即： Q0=D0、Q1=D1、Q2=D2、Q3=D3。 b. 当 时 c. 当 时，时钟脉冲CP上升沿到来，允许数据D0~D3置入寄存器中。 d. 当 时，无论CP如何变化，寄存器状态保持不变。 清0 保持不变 保持不变 高阻 置数 允许输出 × × × 0 0 × × 0 ↑ 1 × 0 ↑ × 1 0 ↑ 0 × 0 × × 0 工作状态 在数字系统和计算机中，不同部件的输入和输出一般是通过公共数据总线)传送数据。这些部件通常具有三态输出或者通过三态缓冲器接到总线。 (3) 74LS173的应用——通过公共数据总线传送数据。 寄存器通过公共数据总线传送数据的连接图 图中，DB3~DB0是四