《数字电子技术基础第二版》8.4半导体存储器与可编程逻辑器件.pptVIP

8.4 低密度可编程逻辑器件 上页 下页 后退 模拟电子 数字电子技术基础 上页 下页 返回 1. PLA 8.4.1 PLA和PAL PLA的与和或阵列都是可以编程的。 或阵列 （可编程） 与阵列 （可编程） 编程后PLA的结构图 图示PLA实现的逻辑函数： 编程后PLA的结构图 或阵列 （可编程） 与阵列 （可编程） 2. PAL PAL的基本结构图 或阵列 （固定） 与阵列 （可编程） PAL的结构如图，其“与”阵列是可编程的，而“或”阵列是固定的。 PAL中一个或门一般有7~8个乘积项。PAL器件的输入、输出和乘积项个数是由制造厂预先确定的，大约有几十种结构，常用的结构有以下两种类型。 一个有七个乘积项的“或”输出端，同时该输出数据被反馈到“与”阵列。输出三态缓冲器由乘积项控制，当缓冲器为高阻时，该I/O端可作为输入端使用。 第一种类型是I/O结构，如图所示。 第二种类型是时序逻辑或寄存器输出结构 七个乘积项的“或”逻辑可以在公共时钟CP作用下置入D寄存器，该寄存器输出数据被反馈到“与”阵列，这就使当前状态的数据能成为下一状态的部分输入，由此可以实现时序电路的设计。 8.4.2 GAL GAL是在PAL基础上发展起来的新一代可编程逻辑器件，是低密度可编程器件的代表, 采用了能长期 保持数据的CMOS E2PROM工艺，还提供了电子标 签、宏单元和结构字等新技术，使GAL实现了电 可擦除、可重编程等性能，大大增强了电路设计的灵活性。从而成为低密度可编程器件的代表。 PAL是一次性熔丝编程结构，不同的结构对应不同的芯片型号，给使用带来不便。 GAL器件的阵列结构与PAL一样，是由一个可编程 的“与”阵列驱动一个固定的“或”阵列。但输出部分的结构不同，它的每一个输出引脚上都集成了 一个输出逻辑宏单元(Output Logic Macro- Cell， 简称OLMC）。 GAL16V8的逻辑图 输入缓冲器 输出逻辑宏单元 可编程与阵列 输出缓冲器 输出逻辑宏单元（OLMC）的结构 通过对GAL16V8结构控制字编程，可使OLMC具有不同的工作方式。 附加多路 选择器 输出多路选择器 反馈多路 选择器 输出使能 多路选择器 各多路选择器功能： （1）OMUX选择输出方式 如D触发器被旁路，该输出端就是一个专用组合逻辑输出。 如D触发器Q端与I/O端连接，该端就是一个时序逻辑输出； （2) FTMUX决定反馈方式 (3) TSMUX决定输出三态门的工作方式 输出逻辑宏单元（OLMC）的结构 ① D触发器输出反馈； ② 本单元I/O反馈； ③ 相邻输出反馈； ④ 无反馈。 ① 受全局OE信号控制； ④ 恒为低电平，输入状态。 ② 受一个乘积项控制； ③ 恒为高电平，输出状态； （4） PTMUX决定附加乘积项用途 输出逻辑宏单元（OLMC）的结构 附加乘积项可以作为三态门控制信号，也可以使或门增加一个输入端。