利用MSI设计组合逻辑电路实验报告.docxVIP

利用MSI设计组合逻辑电路实验报告 一、实验目的 1、掌握时序电路的设计 2、熟练运用JK触发器 二、实验仪器及器件 1. 数字电路实验箱、数字万用表、示波器。 2. 器件：74LS48，74LS197，74LS153，各种逻辑门 三、实验内容 内容一： 问题描述 （1）利用JK触发器，设计具备完整功能74LS197的模块电路 （2）设计测试系统，能够比较74LS197芯片与自行设计的模块电路具备完全相同的功能 2、设计分析 （1）关于74LS197 MR 是异步清零端；PL是计数和置数控制端；CLK1和CLK2是两组时钟脉冲输入端。D0~D3 是并行输入数据端；Q0~Q3是计数器状态输出端。 74LS197 具有以下功能： 清零功能 当 MR=0 时，计数器异步清零。 置数功能 当 MR=1，PL=0，计数器异步置数，预置功能，Q0-Q3与D0-D3一致。 C、PL=MR=1，clock由CLK1输入，CLK2与Q0相连，得到二、四、八、十六分频。 JK触发器 本实验中仅使用JK状态相同的情况，即保持和计数翻转。 （3）74ls197中的CLK1和CLK2分别对应于两个JK触发器中的CLK，另外另个JK触发器的CLK与JK触发的Q级联。 逻辑图 比较测试 MR为0时，不管CLK1/CLK2如何，均清零。 测试程序如下： 波形结果如下： 如图中所示，黄色部分为74ls197波形图，蓝色为模块电路波形图。两波形图一致，输出均为低电平，验证正确。 MR=1,PL=0，并行送数状态，Q与对应D一致 测试程序如下： 波形结果如下： PL=MR=1，clock由CLK1输入，CLK2与Q0相连，得到二、四、八、十六分频。 测试程序如下： 波形结果如下： 如图中所示，黄色部分为74ls197波形图，蓝色为模块电路波形图。两波形图一致，输出均为16进制计数，验证正确。 内容二： 问题描述 （1）利用JK触发器，设计具备完整功能74LS194的模块电路 （2）设计测试系统，能够比较74LS194芯片与自行设计的模块电路具备完全相同的功能。 2、设计分析 （1）74LS194为移位寄存器。它具有左移、右移，并行送数、保持及清除等五项功能。其引脚图如右图所示。其中MR为清除端，CP为时钟输入端，S0、S1为状态控制端，SR为右移数据串行输入端，SL为左移数据输入端，D0、D1、D2、D3位并行数据输入端，Q0、Q1、Q2、Q3为数据输出端。其功能表如下图所示： （2）根据S0、S1为状态控制端，以及不同情况下对应的功能，采用4选1的数据选择器比较合适。因为74ls194有4个输出，所以需要4位4选一的数据选择器，故本实验中用了两个74ls153数据选择器和4个JK触发器。 （3）本实验中使用的JK触发器为下降沿触发，相反，74ls194为上升沿触发，所以在JK触发器的CLK端之前加一个反相器，就可以使得制作的“194”的上升沿为JK触发器的下降沿。 （4）将S0、S1作为74ls153的A、B，同为状态选择端，针对各种状态进行选择。同时根据各种状态下对应的功能将其与4个JK触发器相连。详见下表： （5）关于对比测试，调整S1、S0、MR的状态，观察与194的波形情况是否一致来确定。 逻辑图 比较测试 74ls194工作表如下： 根据该表将74ls194与模块电路进行比较测试： 置零功能 测试程序如下： 波形显示如下： 如图中所示，黄色部分为74ls194波形图，蓝色为模块电路波形图。两波形图一致，输出均为低电平，验证正确。 保持功能 测试程序如下： 波形显示如下： 如图中所示，如图中所示，黄色部分为D0-D3波形图，绿色为74ls194结果，蓝色为模块电路波形图。74ls194与模块电路输出均保持0，验证正确。 右移功能 测试程序如下： 波形显示如下： 左移功能 测试程序如下： 波形显示如下： 并行送数功能 测试程序如下： 波形显示如下： 如图中所示，黄色部分为D0-D3波形图，绿色为74ls194结果，蓝色为模块电路波形图。三个波形一致，验证正确。 内容三： 问题描述 按下列状态转换图设计同步状态机。D0=0时4状态循环，D0=1时6状态循环。 器件：74LS73X3任意数量基础逻辑门及选择器 （1）设计并安装电路。 （2）静态检查并记录之。 （3）用一位数码管显示目前状态的数字。 设计分析 （1）绘制有限状态机的状态转移图并且编码，如下: （2）绘制编码状态转移表 根据状态转移表写出并化简表达式，对应JK触发器的状态转换式得到对应J、K公式。 根据（3）中得到的逻辑表达式连接JK触发器即可得到所要的状态转换，用单刀双掷开关切换状态。 连接逻辑分析仪，根据波形判断状态转移是否正确