设计一个异步四位二进制计数器实验报告捞金版教程.doc

/广西大学实验报告纸 _____________________________________________________________________ 姓名：曾宪金 0802100513 电气工程学院 电气自动化类专业 085班 2009年12月18日 实验内容___________________________________指导老师 宋春宁 【实验名称】 设计一个异步四位二进制可逆计数器 【实验目的】 学习用集成触发器构成计数器的方法。 【设计任务】 用D触发器（74LS74）设计一个异步四位二进制可逆计数器。 要求使用的集成电路芯片种类不超过3种。（提供器件：74LS74、CC4030） 【实验用仪器、仪表】 数字电路实验箱、万用表、74LS74、CC4030等。 【设计过程】 用四个D触发器串接起来可以构成四位二进制加法计数器（每个D触发器连接为触发器）。计数器的每级按逢二进一的计数规律，由低位向高位进位，可以对输入的一串脉冲进行计数，并以16为一个计数值环。其累计的脉冲数等于（n为计数的位数）。减法计数器的计数原理与加法计数器的计数原理相反。 根据题意列出状态表，如表1。 令A=0时，计数器为加法计数器；A=1时，计数器为减法计数器。 表1 异步四位二进制可逆计数器状态表 A=0（实现加法） A=1（实现减法） 0 0 0 0 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 1 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1 0 0 1 1 0 0 1 1 0 0 0 1 0 0 1 1 0 1 1 1 0 1 0 0 0 0 0 1 0 0 1 0 0 1 0 0 0 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 0 1 0 1 0 0 1 1 0 1 1 0 0 0 0 1 0 1 0 0 0 1 1 0 0 0 0 1 0 1 1 1 0 0 1 1 0 1 0 1 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 0 1 1 0 1 0 0 0 0 0 0 1 1 0 0 1 1 1 1 1 0 1 1 1 1 0 0 1 0 0 1 1 1 0 1 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 0 1 1 0 1 1 0 0 1 1 1 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 0 0 0 1 1 0 1 0 1 1 0 0 0 0 0 1 1 1 0 1 0 1 1 1 1 0 1 1 1 1 0 1 0 0 1 1 1 1 1 0 0 0 0 1 1 1 0 0 1 1 1 0 0 0 0 1 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 1 1 1 1 0 根据状态表画卡诺图确定各触发器的时钟信号方程： 由卡诺图化简可得各触发器的时钟信号方程为： 为输入脉冲信号。 各触发器的输出信号为： 各触发器的激励方程为： ； 各触发器的状态方程为： 作状态转换图： 作逻辑电路图： 运用EWB5.0仿真平台仿真电路： 该电路已在EWB5.0平台仿真通过。 利用两片74LS74芯片和一片CC4030芯片连接实验电路图： 【实验步骤】 打开数字电路实验箱,观察实验箱，看本实验所用的芯片、电压接口（+5V）”端接+5V，“GND”端接地。将芯片的一个D触发器的端和D端连接，这就把D触发器接成了触发器。然后把D触发器的控制端接输入脉冲信号，把输出端Q连接到发光二极管。若控制端CP每输入脉冲信号（上升沿），输出端D的输出信号翻转一次，则表示该D触发器正常。74LS74为双D触发器，芯片的两个触发器都必须检测是否正常。 检验CC4030芯片