唐山学院EDA数字电子时钟课程设计教程.docVIP

课程设计说明书 唐 山 学 院 EDA课 程 设 计 题 目 数字电子钟 系 (部) 智能与信息工程学院 班 级 14自动化本1 姓 名 胡冬 学 号 4140219115 指导教师 郭耀华 2016 年 12 月 12 日至 12 月 16 日 共 1 周 2016年 12 月 15 日 目录 引言1 实验2 2.1实验所用的仪器及软件介绍2 2.1.1 QuartusⅡ软件介绍2 2.1.2 EDA试验箱介绍3 2.2实验设计要求4 2.3实验原理分析5 2.3.1外部封装接线图5 2.3.2底层文件分析5 2.3.3顶层文件分析6 2.4数字电子钟程序7 2.5仿真波形分析12 2.6实验箱下载验证14 设计总结15 参考文献16  PAGE \* MERGEFORMAT 16 引言 数字电子钟是一种常用的数字电路技术实现时、分、秒的计时装置，与机械式的时钟相比具有更高的准确性、直观性，且无机械装置具有更长的使用寿命，因此得到了广泛的使用。 数字电子钟从原理上讲是一种典型的电子电路，其中包括了组合逻辑电路和时序电路。因此我们用EDA 编程语言设计与制作数字电子钟就是为了了解数字电子钟的原理，从而进一步了解VHDL汇编语言。由于数字电子钟包括组合逻辑电路和时序单路，通过它可以进一步学习与掌握各种组合逻辑电路和时序逻辑电路的原理、方法和应用。 实验目的是掌握组合逻辑电路、时序逻辑电路及数字逻辑电路的设计、安装、测试方法；进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力；提高电路布局、布线及检查和排除故障的能力；培养书写综合实验报告的能力。 2.实验 2.1实验所用的仪器及软件介绍 2.1.1 QuartusⅡ软件介绍： Quartus II 是 HYPERLINK /view/3317625.htm \t _blank Altera公司的综合性PLD/FPGA开发软件，原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware 支持Description Language）等多种设计输入形式，内嵌自有的综合器以及 HYPERLINK /view/557623.htm \t _blank 仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。Quartus II可以在Windows、Linux以及Unix上使用，除了可以使用Tcl脚本完成设计流程外，提供了完善的用户图形界面设计方式。具有运行速度快，界面统一，功能集中，易学易用等特点。 Quartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。对第三方EDA工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方EDA工具。 此外，Quartus II 通过和DSP Builder工具与Matlab/Simulink相结合，可以方便地实现各种DSP应用系统；支持Altera的片上可编程系统（SOPC）开发，集系统级设计、 HYPERLINK /view/2517315.htm \t _blank 嵌入式软件开发、可编程 HYPERLINK /view/2955027.htm \t _blank 逻辑设计于一体，是一种综合性的开发平台。 Quartus II提供了完全集成且与电路结构无关的开发包环境，具有数字逻辑设计的全部特性，包括： 可利用原理图、结构框图、VerilogHDL、AHDL和VHDL完成电路描述，并将其保存为设计实体文件； 芯片（电路）平面布局连线编辑； LogicLock增量设计方法，用户可建立并优化系统，然后添加对原始系统的性能影响较小或无影响的后续模块； 功能强大的逻辑综合工具； 完备的电路功能仿真与时序逻辑仿真工具； 定时/时序分析与关键路径延时分析； 可使用SignalTap II逻辑分析工具进行嵌入式的逻辑分析； 支持软件 HYPERLINK /view/385166.htm \t _blank 源文件的添加和创建，并将它们链接起来生成编程文件； 使用组合 HYPERLINK /view/7155982.htm \t _blank 编译方式可一次完成整体设计流程； 高效的期间编程与验证工具； 可读入标准的EDIF网表文件、VHDL网表文件和