03构造体的3种描述方式.ppt

大规模数字集成电路设计第三章构造体的三种描述方式;本章要点;3.1综合(Synthesis) ;3.2 VHDL 构造体的描述方式;3.2.1 行为（Behavioral）描述方式 ;3.2.1 行为（Behavioral）描述方式 【例3-1】一个五端口电路如图3-2所示。我们希望它具有如表3-1所示的功能，问如何通过行为级描述来得到它的输入输出波形。 x sum y cin cout 图3-2 五端口电路; 3.2.1 行为（Behavioral）描述方式; ENTITY five_ports_circuit IS PORT (x,y,cin：IN BIT； sum,cout：OUT BIT)； END five_ports_circuit； ARCHITECTOR behavioral_view OF five_ports_circuit IS BEGIN PROCESS VARIABLE n ：INTEGER； CONSTANT sum_vector ：BIT_VECTOR(0 TO 3) ：=“0101”； CONSTANT carry_vector ：BIT_VECTOR(0 TO 3) ：=“0011”； BEGIN WAIT ON x, y,cin； n ：=0； IF x =’1’ THEN n ：=n+1； END IF； IF y =’1’ THEN n ：=n+1； END IF； IF cin =’1’ THEN n ：=n+1； END IF； sum =sum_vector (n) ； cout =carry_vector (n) ； END PROCESS； END behavioral_view；; ;3.2.2 寄存器级RTL描述方式;3.2.2 寄存器级RTL描述方式;3.2.2 寄存器级RTL描述方式;【例3-2】 全加器的RTL级描述（数据流） ARCHITECTURE RTL_view OF full_adder IS SIGNAL s : BIT; BEGIN s = x XOR y; sum = s XOR cin; cout = (s AND cin ) OR (x AND y); END RTL_view;; 就是在多层次的设计中，高层次的设计模块调用低层次的设计模块，或者直接用门电路设计单元来构建一个复杂的逻辑电路的描述方式 ; 【例3-3】五端电路的优化逻辑 s=x⊕y sum=s⊕cin cout=s·cin+x·y 观察，我们可以看出该全加器由两个半加器 （half_adder）和一个“或”门（or_gate）组成 ;ARCHITETURE structure_view OF Full_adder IS COMPONENT half_adder PORT (a,b : IN BIT ;s ,c : OUT BIT); END COMPONENT; COMPONENT or_gate PORT (in1,in2:IN BIT;out1:OUT BIT); END COMPONENT; SIGNAL a,b,c:BIT; BEGIN u1: half_adder PORT MAP (x,y,a,b); u2: half_adder PORT MAP (a,cin,sum,c);