8051接口探析.ppt

第八章 80C51单片微机的系统扩展原理及接口技术;8.1 系统扩展原理; 单片微机是通过芯片的引脚进行系统扩展的。 80C51系列带总线的单片微机芯片引脚可以构成图8－1所示的三总线结构．即地址总线（AB）数据总线（DB）和控制总线（CB）。具有总线的外部芯片都通过这三组总线进行扩展。 （1）地址总线（AB） 地址总线由单片微机P0口提供 低8位地址A0～A7，P2口提供高8位地址A8～A15。P0口是地址总线低8位和8位数据总线复用口，只能分时用作地址线。故P0口输出的低8位地址A0～A7必须用锁存器锁存。 锁存器的锁存控制信号为单片微机ALE引脚输出的控制信号。在ALE的下降沿将P0口输出的地址A0～A7锁存。P0、P2口在系统扩展中用做地址线后便不能作为一般I/O口使用。 由于地址总线宽度为16位，故可寻址范围为64 KB。 （2）数据总线（DB） 数据总线由P0口提供，用D0～D7表示。P0口为三态双向 ;口为三态双向口，是应用系统中使用最为频繁的通道。所有单片微机与外部交换的数据、指令、信息，除少数可直接通过P1口 外，全部通过P0口传送。 数据总线是并连到多个连接的外围芯片的数据线上，而在同一时间里只能够有一个是有效的数据传送通道。哪个芯片的数据通道有效，则由地址线控制各个芯片的片选线来选择。 (3)控制总线（CB） 控制总线包括片外系统扩展用控制线和片外信号对单片微机的控制线。 系统扩展用控制线有ALE、 、 。 ·ALE：输出P0 口上地址与数据隔离信号，用于锁存P0口输出的低8位地址的控制线。通常，ALE在P0口输出地址期间出现低电平，用这个低电平信号的上升沿控制锁存器来锁存地址数据。 ;· ：输出，用于读片外程序存储器（EPROM）中的数据。“读”取EPROM中数据（指令）时，不能用“ ”信号，而只用 信号。 ：输入，用于选择片内或片外程序存储器。 当 ＝0时，只访问外部程序存储器。当 ＝1时，先访问内部程序存储器，内部程序存储器全部访问完之后，再访问外部程序存储器。 ; 、 ：输出，用于片外数据存储器（RAM）的读、写控制。当执行片外数据存储器操作指令MOVX时，自动生成 、 控制信号。 常用地址锁存器管脚见图8–2。 八D透明锁存器74LS373的锁存允许信号LE是电平锁存。当LE从高电平转为低电平时，将其输入端的数据锁存在输出端。当ALE为高电平时，八D锁存器74LS373的输入和输出是透明的。当ALE出现下降沿后，八D锁存器74LS373的输出即为A0～A7，这时P0口上出现的是数据，实现了地址低8位和数据线的分离。 在单片微机应用系统中，为了唯一地选择片外某一存储单元或I/O端口，需要进行二次选择。一是必须先找到该存储单元或I/O端口所在的芯片，一般称为“片选” ，二是通过对芯片本身所具有的地址线进行译码，然后确定唯一的存储单元或I/O端口，称为“字 选”。 ?“片选” 保证每次读或写时，只选中某一片存储器芯片或I/O接口芯片。常用的方法有四种：“线选法” 、“地址译码法” 、;应用 “可编程器件PAL/GAL” 或“I/O口线” 。 ?线选法：I/O接口芯片的“片选” 控制线。线选法常一般是利用单片微机的最高几位空余的地址线中一根(如P2.7) 作为某一片存储器芯片或用于应用系统中扩展芯片较少的场合。 ?译码法：用译码器对空余的高位地址线进行译码，而译码器的输出作为“片选” 控制线。常用的译码器有3/8译码器74LS138、双2/4译码器74LS139、4/16译码器74LS154等。 3/8译码器74LS138的管脚见图8–3。 ·G1、 、 ：使能端。当G1=1， = =0时， 芯片使能。 ·C、B、A：译码器输入，高电平有效。 · ：译码器输出，低电平有效。正常情况下，只有一根输出是低电平，其余输出都是高电平。这样，当译码器输出作为单片微机应用系统中外扩芯片的片选控制线时，保证每次读或写时只选中一个芯片。 部分地址线参加译码时，称为部分地址译码，这时芯片的地址会有重叠。16根地址线全部参加译码的，称为全地址译码。图8–4示意的是通过3/8译码器74LS138获得64K地址。; 图8–4中3/8译码器74LS138已经使能，其输出由C、B、A的状态决定，作为各个扩展芯片的片选控制信号，加上芯片本身所具有的地址线共同决定每一个存储单元或I/O端口的地址，全地址译码的地址是唯一的。 由图分析，可以得到各芯片的最大可能地址范围如下： #0 RAM地址