复旦集成电路工艺-07讲义.pptVIP

集成电路工艺原理;大纲 ;D－G模型;掺有杂质的硅在热氧化过程中，靠近界面的硅中杂质，将在界面两边的硅和二氧化硅中发生再分布。其决定因素有： 杂质的分凝现象 杂质通过SiO2表面逸散 氧化速率的快慢 杂质在SiO2中的扩散速度;热氧化时杂质在界面上的再分布的诱因;k1，并且杂质在氧化物中扩散很慢。例如B，k=0.3 杂质在SiO2界面处浓度很高;k1，并且杂质在氧化物中扩散慢。例如 P，As，Sb杂质在硅界面处堆积;2D热氧化——由于受到转角处对于热氧化时体积膨胀的限制，2D热氧化不同于平面的热氧化;氧化硅在凸角和凹角处均比平坦处薄 凹角比凸角影响更大;凸角;晶向：在薄氧化层区域对氧化速率的作用 2D 氧化扩散 – 2D扩散方程及仿真技术 体积膨胀带来的应力：非平坦表面的应力更大;热氧化方法;1、常规热氧化;例题1、 100 硅片上表面有200 nm氧化层 （a）如果上述氧化层在1100 ?C干氧中生长，生长时间为多少？ （b）如果硅片重新送回氧化炉（往往是另一个炉子），继续在1000 ?C下水汽氧化，多长时间可以增加氧化层厚度至500 nm？;(a);(b);2、掺氯氧化;3、氢氧合成氧化 2H2 + O2 = 2H2O Si+ 2H2O=SiO2+2H2;4、高压氧化：一种低温快速的氧化方法 B和B/A与氧化剂分压近似成正比 在一个大气压下，每增加一个大气压氧化速率增加一倍 如速率不变，则每增加一个大气压，温度下降30 ?C 但在VLSI工艺中，尚未广泛使用，原因： 1）安全问题，一般设备需要25 atm 2）设备占地太大，生产产量小 3）厚度不均匀;20;Si/SiO2界面特性;1、固定氧化物电荷，Qf （fixed oxide charge）;Deal 三角关系 （Deal Qf Triangle）;2、界面陷阱电荷/界面态，Qit（Interface trapped charge）;25;Qit和下列因素有关：氧化温度，氧化气氛（湿氧、干氧），晶向等 Qit和干氧氧化温度的关系1）Qit 随温度升高而降低； 2）干氧Qit高于湿氧3）在能带中间部分， Qit(100)比Qit(111)低约5倍 降低Qit的方法低温金属化后退火（PMA） （low temperature post-metallization anneal)在H2或H2－N2（Forming Gas Annealing, FGA）中350－500 ?C退火30分钟 退火前，Qit约1011 cm-2eV-1 退火后，Qit约1010 cm-2eV-1 - 可应用;Annealing w/o H2 500 oC/10 min/10% H2 in N2 450 oC/10 min/25% H2 in N2;Qf和Qit与晶向的关系 ——（100）最低;位置：可以在氧化层中任意地方。开始位于栅（金属或多晶硅）/SiO2界面，如在正偏或加温情况，Qm将向Si/SiO2界面移动。 来源：金属化(Metallization)及别的污染。 碱金属离子（Na+, K+）玷污引起（以网络变性体形式存在）。 会引起MOS器件阈值电压VT的变化和稳定性问题。;减少Qm的具体方法 1)清洗石英管 O2-HCl气体 1150 ?C/2 h 2)采用掺氯氧化，源有HCl-O2、TCE、TCA等 3)用磷硅玻璃PSG （phosphosilicate glass） 4)Si3N4作为最后钝化层;位置：位于氧化层中任意地方。 来源: 1）氧化层中一些断裂的Si-O、Si-Si、Si-H、Si-OH 电离辐照（ionization irradiation） VLSI工艺过程引入：如电子束蒸发、溅射、等离子体刻蚀、电子束或X射线光刻、离子注入 结果：这些陷阱会捕获空穴或电子，影响器件的工作;二氧化硅质量的检验;OISF – Oxidation Induced Stacking Fault;厚度测量;2、比色法;3、光干涉法（Interferometry）;4、椭偏法（Ellipsometry）;椭偏法是一种非常精确、非常灵活的测试方法 厚度测量: 测量结果给出周期性的厚度结果 需要知道薄膜的一些性质 多种波长测量 厚度和折射率（refractive index）： 可以决定不同材料的??度及折射率 多层薄膜： 可以用多波长和多角度来决定多层薄膜的厚度;正电压加在金属电极上，相当于积累区（accumulation） 负电压引起衬底部分耗尽（depletion） 进一步加负电压，使得反型层（inversion）出现。;低频时，QI完全平衡了栅上电荷，因此Cinv=Cox;Qit的作用下，C-V曲线的畸变;氧化膜中可动离子(Na+)含量测定（B-T）;热氧化总结