电工电子技术 教学课件 作者 王国伟 第12章.pptVIP

第12章 组合逻辑电路 ;学 习 要 求 1．掌握组合逻辑电路的分析和设计方法。 2．掌握编码器、译码器、加法器和数据选择器的原理及使用方法。 3．了解常用中规模集成电路的内部组成及使用方法。; 图中I0、I1、…、In-1为某一时刻的输入；Y0、Y1、… Ym-1为该时刻的输出。组合逻辑电路的逻辑功能可用如下的逻辑函数来描述：; （1） 根据给定的逻辑电路图，写出各输出端的逻辑表达式。 （2） 将得到的逻辑表达式化简。 （3） 由简化的逻辑表达式列出真值表。 （4） 根据真值表和逻辑表达式对逻辑电路进行分析，判断该电路所能完成的逻辑功能，作出简要的文字描述。; 图12-2 例12-2电路图; （2） 化简与变换。一般应变换成与—或式或最小项表达式。;表12-1 例12-1真值表;12.2 组合逻辑电路的设计方法; 2．组合逻辑电路的设计举例 例12-2 设计一个三人表决电路，结果按“少数服从多 数”的原则决定。 解：（1） 根据设计要求建立该逻辑函数的真值表。 设三人的意见为变量A、B、C，表决结果为函数L。 对变量及函数进行如下状态赋值：对于变量A、B、C，设 同意为逻辑“1”；不同意为逻辑“0”。对于函数L，设表决 通过为逻辑“1”；没通过为逻辑“0”。列出真值表如表12-2 所示。;;（2） 由真值表写出逻辑表达式并化简。;（3） 画出逻辑图如图12-3所示。;12.3 常用组合逻辑功能器件;表12-3 三位二进制编码器真值表;由真值表写出各输出的逻辑表达式为：; 2．优先编码器 ; （1） 为使能输入端，低电平有效。 （2） 优先顺序为 → ，即 的优先级最高，然后是 、 、… 、。 （3） 为编码器的工作标志，低电平有效。 （4） 为使能输出端，高电平有效。;表12-4 74LS148优先编码器真值表;图12-6是74LS148的引脚排列图和逻辑功能示意图。;12.3.2 译码器 ;表12-5 2线-4线译码器功能表;用门电路实现2线-4线译码器的逻辑电路如图12-7所示。;2．集成3线-8线译码器74138;图12-8 74138集成译码器逻辑图;表12-6 3线-8线译码器74138功能表;图12-9是74LS138的引脚排列图和逻辑功能示意 。;3． 译码器的应用; （2） 实现组合逻辑电路 ;图12-11 例12-3逻辑电路图 ; （3）构成数据分配器 ;例12-4 用译码器设计一个“1线-8线”数据分配器。 ; 4．数字显示译码器; （1）七段数字显示器原理 ; (2) 七段显示译码器7448;表12-8为它的逻辑功能表。 a～g为译码输出端。另外，它还有3个控制端：试灯输入端LT、灭零输入端RBI、特殊控制端BI/RBO。其功能为： （1）正常译码显示。LT=1，BI/RBO=1时，对输入为十进制数l～15的二进制码（0001～1111）进行译码，产生对应的七段显示码。 （2）灭零。当输入RBI =0 ，而输入为0的二进制码0000时，则译码器的a～g输出全0，使显示器全灭；只有当RBI =1时，才产生0的七段显示码。所以RBI称为灭零输入端。 （3）试灯。当LT=0时，无论输入怎样，a～g输出全1，数码管七段全亮。由此可以检测显示器七个发光段的好坏。 LT称为试灯输入端。 （4）特殊控制端BI/RBO。BI/RBO可以作输入端，也可以作输出端。;作输入使用时，如果BI=0时，不管其他输入端为何值，a～g均输出0，显示器全灭。因此BI称为灭灯输入端。 作输出端使用时，受控于RBI。当RBI=0，输入为0的二进制码0000时，RBO=0，用以指示该片正处于灭零状态。所以，RBO 又称为灭零输出端。 将BI/RBO和RBI配合使用，可以实现多位数显示时的“无效0消隐”功能。 在多位十进制数码显示时，整数前和小数后的0是无意义的，称为“无效0”。 在图12-17所示的多位数码显示系统中，就可将无效0灭掉。 ;表12-8 七段显示译码器7448的逻辑功能表;12.3.3 数值比较器 1．数值比较器的基本概念及工作原理 在数字系统中，经常需要对两组二进制数进行比较，用来对两个位数相同的二进制整数进行数值比较并判定其大小关系的电路称为数值比较器。;（1）1位