电工电子技术 教学课件 作者 王国伟 第13章.pptVIP

第13章 时序逻辑电路;学 习 要 求;13.1 触发器;13.1.1 基本RS触发器;2．基本RS触发器的工作原理; 4)R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况，这就是基本RS触发器的约束条件。; 表13-1 基本RS触发器的特性表;13.1.2 同步RS触发器;特性表;主要特点;13.1.3 主从触发器;0;逻辑符号;2、主从JK触发器;特性表;电路特点;13.1.4 边沿触发器 ;在稳定的CP=0及CP=1期间，触发器状态均维持不变，这时触发器处于一种“自锁”状态。 ;由以上分析可知，在CP=1时，J、K信号可以进入输入与非门，但仍被拒于触发器之外。 只有在CP由1变为0之后的短暂时刻里，由于与非门对信号的延迟，在CP=0前进入与非门的J、 K信号仍起作用，而此时触发器又解除了“自锁”， 使得J、 K信号可以进入触发器，并引起触发器状态改变。 因此， 只在时钟下降沿前的J、 K值才能对触发器起作用，从而实现了边沿触发的功能。 与主从触发器相比，同类工艺的边沿触发器有更强的抗干扰能力和更高的工作速度。;13.2 时序逻辑电路的分析和设计方法;2．时序逻辑电路逻辑功能的表示方法;3．时序逻辑电路的特点和分类;电路图;例13-1;2;3;4;5;设计要求;例;4;状态方程;比较，得驱动方程：;检查电路能否自启动;(1) 电路图;驱动方程：;（3）状态方程;（4）列状态表;（5）画状态图;时序图;3位二进制同步减法计数器;2、二进制异步计数器;(2) 逻辑方程式;（3）状态方程;（4）列状态表;（5）画状态图;时钟方程：;4位集成二进制同步加法计数器74LS161/163;集成十进制异步计数器74LS90;(3) N进制计数器; 例 用74LS161来构成一个十二进制计数器。;13.3.2 寄存器; 2 . 移位寄存器;;;;（2）双向移位寄存器;（3）集成双向移位寄存器74LS194;13.4.1 由门电路构成的多谐振荡器; 在t1时刻， uo由0变为1，由于电容电压不能跃变，故ui1必定跟随uo发生正跳变，于是ui2（uo1）由1变为0。这个低电平保持uo为1，以维持已进入的这个暂稳态。在这个暂稳态期间，电容C通过电阻R放电，使ui1逐渐下降。在t2时刻，ui1上升到??电路的开启电压UT，使uo1（ui2）由0变为1，uo由1变为0。同样由于电容电压不能跃变，故ui1跟随uo发生负跳变，于是ui2（uo1）由0变为1。这个高电平保持uo为0。至此，第一个暂稳态结束，电路进入第二个暂稳态。;第二暂稳态及其自动翻转的工作过程;石英晶体多谐振荡器; （1）电路有一个稳态和一个暂稳态。 （2）在外来触发脉冲作用下，电路由稳态翻转到暂稳态。 （3）暂稳态是一个不能长久保持的状态，经过一段时间后，电路会自动返回到稳态。暂稳态的持续时间与触发脉冲无关，仅决定于电路本身的参数。; （1）没有触发信号时电路工作在稳态 当没有触发信号时，ui为低电平。因为门D2的输入端经电阻R接至VDD，UA为高电平，因此uo2为低电平；门D1的两个输入均为0，其输出uo1为高电平，电容C两端的电压接近为0。这是电路的稳态，在触发信号到来之前，电路一直处于这个状态：uo1＝1，uo2＝0。;1;0;TR-A、TR-B是两个下降沿有效的触发信号输入端，TR+是上升沿有效的触发信号输入端。Q和是两个状态互补的输出端。Rext/Cext、Cext是外接定时电阻和电容的连接端，外接定时电阻R（R=1.4kΩ～40kΩ）接在UCC和Rext/Cext之间，外接定时电容C（C=10pF～10μF）接在Cext（正）和Rext/Cext之间。74121内部已设置了一个2kΩ的定时电阻，Rin是其引出端，使用时只需将Rin与UCC连接起来即可，不用时则应将Rin开路。;1 . 由门电路构成的施密特触发器;;回差电压（滞后电压）： ΔUT＝ UT＋－UT－;2 施密特触发器的应用;13.5 555定时器及其应用;①R=0时，Q=1，uo=0，V饱和导通。;13.5.2 由555定时器构成的施密特触发器;13.5.3 由555定时器构成的单稳态触发器;　　接通UCC后瞬间，UCC通过R对C充电，当uc上升到2UCC/3时，比较器C1输出为0，将触发器置0，uo＝0。这时Q=1，放电管T导通，C通过V放电，电路进入稳态。 　　ui到来时，因为ui＜UCC/3，使C2＝0，触发器置1，uo又由0变为1，电路进入暂稳态。由于此时Q=0，