逻辑分析仪萧奋洛.docVIP

PAGE  PAGE 10 简易逻辑分析仪 作者：萧奋洛 王元祥 杨志专（华中科技大学）编号：1-59 赛前辅导教师：黄瑞光 文稿整理辅导教师：肖看 摘 要 本简易逻辑分析仪主要由数据信号发生器、程控逻辑门限设定、数据采集、触发控制、数据处理、波形存储、示波器显示控制和操作面板等功能模块组成。本逻辑分析仪以单片机AT89C55和FPGA（ACEX1K50）为控制核心,除了实现题目要求的全部功能以外，还采用240×128点阵型液晶实现波形显示和全程菜单操作，采用红外键盘实现全数字控制，使得系统智能化和人性化。此外，本系统还提供掉电保存和时钟显示等功能，使得系统更加实用。在软件方面，本系统以多机通信为基础，让多个处理器协调工作，使得系统稳定可靠。 一 总体方案论证与设计 1 方案比较与选择 方案一：采用单片机作为系统控制核心。这种方案要求单片机除了完成基本处理分析以外，还需要完成8路TTL数据的采集与普通模拟示波器的显示控制。单片机虽然具备灵活的控制方式，但受工作速率的影响，可能会使示波器显示屏幕抖动和出现明显的回扫线，难以达到题目的要求。 方案二：采用CPLD/FPGA（或带有IP核的CPLD/FPGA）作为系统控制核心。即用CPLD/FPGA完成信号采集、触发控制与示波器的显示控制，由IP核实现人机交互和信号处理分析。本方案优点在于系统结构紧凑，有很高的工作速率，但是调试过程繁琐，不利于实现友善的用户交互界面。 方案三：采用单片机与FPGA结合的方式。即用单片机作为主处理器，完成人机界面、系统控制和触发控制。用FPGA作为协处理器，完成8路TTL数据的采集与普通模拟示波器的显示控制。这种方案兼顾了上述两种方案的优点，可以在硬、软件的结合上，使设计达到整体优化的效果。因此，我们采用方案三。 2 系统设计方案 本系统以单片机为主处理器，以FPGA为协处理器，其中FPGA主要完成8路TTL数据的采集与普通模拟示波器的显示控制。在系统结构上，我们采用总线方式实现单片机对FPGA的控制流传输，使用双口RAM实现大量高速数据流的交换，使系统非常稳定、可靠。图1给出了本系统的总体框图。 外同步 触发控制 EEPROM和时钟芯片 240×128点阵液晶显示 Z轴速D/A 红外无线键盘 亮 度 控 制 双口RAM （IDT7132） 单片机AT 89 C 55 接插部 分 程控衰减器 数字信号发生器 锯齿波产 生 数字信号输出 精密比 较 X轴 Y轴 通道信 号调理 采集显示控制 F P G A 图1 系统框图 二 理论分析与参数计算 1 多级逻辑门限设定的计算 题目要求逻辑门限电压可在0.25～4V范围内按16级变化。也即起始电压，末尾电压，根据等差数列理论，其步长为 因此，对应的16级逻辑门限电压依次为：0.25V、0.5V、…… 3.75V、4.00V。 2 存储深度M 题目要求示波器上显示8路波形（即行数），每行位数，每页存储深度。本设计扩展存储页数,故系统的存储深度为： 3 扫描频率 根据人眼的视觉惰性，当场频率时，不产生亮度闪烁感觉。由于示波器上要显示8路信号（即行数），故欲得到稳定的波形显示，行频率为 本设计取场频率、行频率。 三 主要电路分析与设计 1 八路数字信号发生器 信号发生器需要有八路信号和一路时钟输出，其输出频率为100Hz。在这里使用一片小单片机AT89C2051作为信号发生器。采用多机通信方式，由主机发送预置数据，信号发生器从机被动接收并产生相应的序列信号。此外，信号发生器还使用8×8开关矩阵进行通道切换，实现一对一和一对多的波形通道切换控制。 2 通道输入信号调理电路 题目要求输入阻抗大于50KΩ，故通道输入前端加一级电压跟随器，然后进入高精度、宽输入电压范围的电压比较器MAX912，整形后输出标准的逻辑信号，电路如图2所示。 同时，为了实现16级可变的逻辑门限电压，我们采用8位D/A芯片TLC7524构成程控衰减器，5V基准源AD586作为参考电压，此时D/A输出电压为 其中为输入的数字量，改变即可改变衰减器的衰减倍数，而步长，故数字步长△=12。最后输出作为比较器MAX912的比较电压。 图2 通道输入信号调理电路 3 显示驱动电路 显示部分主要由锯齿波扫描和信号扫描组成，我们根据需要还扩展了Z轴的显示控制功能。 (1)由于屏幕上要显示8路波形，因此外部D/A必须分时复用。但为了避免回扫线对显示效果的影响，X轴输入与Y轴输入必须保持严格同步，而且DAC还必须具备足够快的转换速率。因此，为了简化硬件设计，