- 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
多路彩灯控制器设计--EDA课设
PAGE 10 EDA课程设计 多路彩灯控制器设计 学 院:电子与信息工程学院 班 级:电子09-1 姓 名:李 杨 学 号:0906040108 指导老师:李国金 一、系统设计要求 设计一个多路彩灯控制器,十六种彩灯能循环变化,有清零开关,可以变化彩灯闪动频率即是可以选择快慢两种节拍。 二、设计方案 整个系统有三个输入信号,分别为控制快慢的信号OPT,复位清零信号CLR,输出信号是16路彩灯输出状态。 主要模块组成:时序控制电路模块和显示电路模块,时序控制电路是根据输入信号的设置得到相应的输出信号,并将此信号作为显示电路的时钟信号;显示电路输入时钟信号的周期,有规律的输出设定的十六种彩灯变化类型。 三、模块设计 时序控制模块:CLK为输入时钟信号,电路在时钟上升沿变化;CLR为复位清零信号,高电平有效,一旦有效时,电路无条件的回到初始状态;OPT为频率快慢选择信号,低电平节奏快,高电平节奏慢;CLKOUT为输出信号,CLR有效时输出为零,否则,随OPT信号的变化而改变。 我们假设时序控制电路所产生的控制时钟信号的快慢两种节奏分别为输入时钟信号频率的1/4和1/8,因而输出时钟控制信号可以通过对输入时钟的计数来获得。当opt为低电平时,输每经过两个时钟周期进行翻转,实现四分频的快节奏;当opt为高电平时,输出每经过四个时钟周期进行翻转,实现把八分频的慢节奏。 输入信号clk和clr的定义与时序控制电路一样,输入信号led[15-0]能够循环输出16路彩灯16种不同状态的花型。对状态的所对应的彩灯输出花型定义如下: S0:0000000000000000 S1:0001000100010001 S2:0010001000100010 S3:0011001100110011 S4:0100010001000100 S5:0101010101010101 S6:0110011001100110 S7:0111011101110111 S8:1000100010001000 S9:1001100110011001 S10:1010101010101010 S11:1011101110111011 S12:1100110011001100 S13:1101110111011101 S14:1110111011101110 S15:1111111111111111 多路彩灯在多种花型之间的转换可以通过状态机实现,当复位信号clr有效时,彩灯恢复初始状态s0,否则,每个时钟周期,状态都将向下一个状态发生改??,并对应输出的花型,这里的时钟周期即时时序控制电路模块产生的输出信号,它根据opt信号的不同取值得到两种快慢不同的时钟频率。 (1)时序控制电路模块程序如下: library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; use ieee.std_logic_arith.all; entity metronome is --定义实体 port( clk: in std_logic; --时钟信号 clr: in std_logic; --复位信号 opt: in std_logic; --快慢控制信号 clkout: out std_logic --输出时钟信号 ); end metronome; architecture one of metronome is signal clk_tmp: std_logic; signal counter: std_logic_vector(1 downto 0); --定义计数器 begin process(clk,clr,opt) begin if clr=1 then --清零 clk_tmp=0; counter=00; elsif clkevent and clk=1 then if opt=0 then --四分频,快节奏 if counter=01 then counter=00
您可能关注的文档
最近下载
- 2 1《长征胜利万岁》课件(共35张PPT)(含音频+视频).pptx VIP
- 2025-2026学年湖北省楚天教科研协作体高二(上)起点考试物理试卷(9月)(含答案).pdf
- 2025人民防空防护设备产品选型目录.docx VIP
- 《建筑与市政工程施工质量控制通用规范》.docx VIP
- 执法办案管理中心信息化建设方案(纯方案,117页) .pdf VIP
- 2025年中考英语三轮冲刺:完形填空解题技巧+专项模拟练习题6组(含答案) .docx VIP
- 大型锅炉的热负荷进行了分析.docx VIP
- 哈姆雷特人物形象性格分析.docx VIP
- 2025年北京师范大学计算机应用基础作业一至九全套.doc VIP
- 人教部编版五年级语文上册全册教案)(内含全册备课-单元备课-教学反思-板书设计及).docx VIP
文档评论(0)