混合逻辑门.docVIP

混合逻辑门 目录 一、电路逻辑功能: 3 1.1电路逻辑图 3 1.2真值表与表达式 3 1.3线路图 5 1.4ERC验 5 二、版图设计 6 2.1、总体版图以及DRC验证 6 三、版图设计的LVS验证 6 四、混合逻辑门版图设计问题讨论 7 五、电路原理图 8 六、原理图仿真 9 七、版图设计 13 八.版图仿真 14 九、LVS对比 15 十、结论与体会 15 一、电路逻辑功能: 1.1电路逻辑图 1.2真值表与表达式 表达式: Y=A+C(B+D) 真值表： A B C D Y 0 0 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 1.3线路图 1.4ERC验证 二、版图设计 2.1、总体版图以及DRC验证 三、版图设计的LVS验证 四、混合逻辑门版图设计问题讨论 4.1、版图设计过程中如何布局版图使得其比较美观？ 4.2、对L-EDT软件使用还是不太熟悉，在画图的过程中总是出现不必要的错误，影响了画图的时间。 4.3、版图设计时尽量减少线路之间相互重叠，有时为了不重叠导致版图线路排版不合理。 五、电路原理图 导出SPICE文件 六、原理图仿真 版图制作说明 4．取代设定：选择File——Replace Setup 命令，单击出 现的对话框的From file 下拉列表右侧的Browser 按钮，选择d:\My Documents\Ta文件， 如图所示，再单击OK 按钮。接着出现一个警告对话框， 按确定按钮，就可将lights.tdb 文件的设定选择性应用在 目前编辑的文件，包括格点设定、图层设定等。 5．重新命名：将Cell0 的名称重新命名，可选择Cell ——Rename 命令，打开 Rename Cell Cell0 对话框，将 cell0 名称改成yuhuofei。 6．复制组件：选择Cell——Copy 命令，打开Select Cell to Copy 对话框，单击其中的Browser 按钮，在出 现的对话框中选择第八次实验（反相器版图设计）所做的inv.tdb，再在Select Cell to Copy 对话框中nner EDA\Tanner Tools v13.0\L-Edit and LVS\SPR\Lights\Layout\lights.tdb Basecontactn 组件，如图所示，单击 OK 按钮，则可将Basecontactn 组件复制至ex13.tdb 文件中。之后再 以同样的方式将Basecontactp、input、nmos、pmos、out 组件复制到ex13.tdb 文件中。 7．引用组件：引用上述复制的组件Basecontactn Basecontactp、input、nmos、pmos、out，选择Cell—— Instance 命令，打开Select Cell to Instance 对话框，可以看到，在组件列表中有这6 个组件，选择Basecontactn 组件再单击 OK 按钮，可以看到编辑画面出现一个Basecontactn 组件。 8．编辑以上引用组件成与或非门版图：编辑出的与或非门版图如图所示，对其进行设计规则检查 9．提取设置：提取设置主要是对将要提取出的SPICE 文件进行一些设置，选择 Tools——Extract Setup 命 令，在弹出的Setup Extract 对话框的General 中勾选Extract Standard Rule Set，然后单击像铅笔图样的 图标，如图所示。 七、版图设计 导出spice文件 八.版图仿真 九、LVS对比 十、结论与体会 10.1、加深了对L-Edit与S_Edit软件的使用，能更熟练的调用调用的软件。 10.2、画电路图时不知道如何更好的让器件之间的连线更加完美，一开始不知道如何调用器件了，在连线时也总是出现错误。 10.3、导出S-Pice时，如何添加包含文件，以及出现仿真图时如何去除瑕疵。 10.4、画版图时有时不知道如何连线，不知道版图之间连线更加美观，导出S-Pice文件时会出现错误，后检查才知道是版图画的有错误。 10.5、熟悉了设计规则，了解版图设计流程。 1