第6章节组合逻辑的设计实践.pptVIP

学习要求： 掌握数字设计的文档标准； 掌握常用的基本组合逻辑模块和用MSI器件进行组合逻辑设计的基本方法； 学会定时分析； 初步学会用VHDL进行组合逻辑设计。 第6章 组合逻辑设计实践 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 习题 1、练习20(19), 21,33(34),43(82), 65(60),77(91), 95(74),96(75)。 第6章 组合逻辑设计实践（续） Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 为了数字系统的正确设计和有效维护，有一个好的文档是最基本的要求。 6.1 文档标准 准确 一致 完备 对设计、测试、维护要指导性 说明书：准确地描述电路或系统应该做什么，包括所有输入和输出（“接口”）的描述及实现的功能。 方框图：系统主要功能模块及其基本互连的非正式图示描述。 原理图：系统的电气元件、元件间的互连和构建系统所需的全部细节的正式说明，包括IC类型、参考标志符和引脚数。大多数原理图绘图程序具有从原理图生成材料清单的能力。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 定时图：说明做为时间函数的各种逻辑信号的值，包括关键信号之间的因果延迟。 6.1 文档标准（续） 结构化逻辑器件描述：描述可编程逻辑器件（PLD）、现场可编程门阵列（FPGA）、专用集成电路（ASIC）的内部功能，通常用硬件描述语言来书写，也可以是逻辑等式、状态表或状态图等形式。 电路描述：叙述性的文本文件，它跟其他文档一起解释电路内部怎样工作。 设计假设条件； 潜在的毛病； 不显眼的设计“技巧”； 缩写词和其他专用术语的定义； 参考文献。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 6.1.1 方框图 方框图（block diagram）表明系统的输入、输出、功能模块、内部数据通路和重要的控制信号，不用太详细，但是必须清楚。 每个方块的功能标注 总线 重要的控制信号和总线应该有名字，通常与原理图中使用的名字一样 应标出控制流和数据流及其方向 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 6.1.2 门的符号 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 一个信号如果在高电平（高态）或“ 1”时（正逻辑）完成命名的动作或表示命名的条件，则称此信号为高电平有效，否则为低电平有效。当信号处于有效电平时，称其为有效，否则称其为无效。 信号的有效电平为信号名的一部分。 6.1.3 信号名和有效电平 经过很好选择的信号名能将有关信息传递给阅读者，如受控的动作（GO、PAUSE）、检测的条件（READY、ERROR）、传送的数据（INBUS[31:0]），等等。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 引脚没有“圈”表示高电平有效，否则表示低电平有效。 6.1.4 引脚的有效电平 当画与门或者或门符号的边框、或表示大规模逻辑组件的矩形符号时，我们认为给定逻辑功能只在符号框内部发生，与引脚是否有“圈”没有关系。 只有当输入为有效电平时，输出才会有效。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Pro