异或门实验报告VHD.docxVIP

实验一（1） 异或门电路设计班级 姓名 学号 一、实验目的熟悉QuartusII仿真软件的基本操作，并用VHDL/Verilog语言设计一个异或门。二、实验内容1、熟悉QuartusII软件的基本操作，了解各种设计输入方法（原理图设计、文本设计、波形设计）2、用VHDL语言设计一个异或门，最终在FPGA芯片上编程异或门，并验证逻辑实现。三、实验方法实验方法：采用基于FPGA进行数字逻辑电路设计的方法。采用的软件工具是QuartusII软件仿真平台，采用的硬件平台是Altera EPF10K20TI144_4的FPGA试验箱。实验步骤：新建，编写源代码。(1).选择保存项和芯片类型：【File】-【new project wizard】-【next】（设置文件路径+设置project name为xor2）-【next】（设置文件名xor2.vhd—在【add】）-【properties】（type=AHDL）-【next】（family=FLEX10K；name=EPF10K10TI144-4）-【next】-【finish】 (2).新建：【file】-【new】（第二个AHDL File）-【OK】2、写好源代码，保存文件（xor2.vhd）。3、编译与调试。确定源代码文件为当前工程文件，点击【processing】-【start compilation】进行文件编译。编译结果有一个警告，文件编译成功。4、波形仿真及验证。新建一个vector waveform file。按照程序所述插入a,b,c三个节点（a、b为输入节点，c为输出节点）。(操作为：右击 -【insert】-【insert node or bus】-【node finder】（pins=all；【list】）-【】-【ok】-【ok】)。任意设置a,b的输入波形…点击保存按钮保存。（操作为：点击name（如：A））-右击-【value】-【clock】（如设置period=200；offset=0），同理设置name B（如120，,60），保存）。然后【start simulation】，出name C的输出图。5、时序仿真。暂时不知道什么是时序仿真6、FPGA芯片编程及验证选择pins，连接计算机到实验箱，操作。四、实验过程编译过程a）源代码如图（VHDL设计）b)编译、调试过程确定源代码文件为当前工程文件，点击【processing】-【start compilation】进行文件编译。编译结果有一个警告，文件编译成功。c)结果分析及结论结果正确，波形仿真a)波形仿真过程（详见实验步骤）b)波形仿真波形图c)结果分析及结论0-60ns：异或门，0$1=1正确60-70.?ns：A$B=0$0=0;由于有时间延迟，反应慢了10.？nm。C显示的是0$1的情况70.?-100ns：A$B=0$0=0;正确100-11.?ns：由于时间延迟，显示的是0$0=0311.324ns分析：由于AB在310ns时同时变，造成在滞后时，出现此种情况，老师说要避免这种情况。时序仿真时序仿真过程做好上述步骤后，编译【classic timing analysis】-在compilation report中选择【timing analysis】-【tpd】（引脚到引脚的延时）b)时序仿真图结果分析及结论A引脚到C引脚的实际p2p时间为12.9ns，二B引脚到C引脚的实际p2p时间为12.4ns。A比B慢0.5ns，可由于结果是由时间长的那个决定，故整体为12.9ns。tpd (引脚到引脚的延时)Programming芯片编程芯片编程过程写好代码和得到波形图后，【Assignments】-【Pins】-连接端口。设置好两入一出（如Input: pin_87 Input: pin_88, Output: pin_06）,从计算机连接数据线到EPF10K20TI144_4的FPGA试验箱。连接电源，开始按开关。找到pin 87,88,06的位置，改变87，88的开关状态（开，开）、（关，开）、（开，关）、（关，关）。看06灯的亮熄情况并记录。b)编程芯片验证结果Input：AInput：BOutput：C0000111011100代表不灯亮，1代表灯亮。c)结果分析与结论由逻辑关系得的上述结果。结果正确。五、实验结论（实验总结与实验心得）不知道怎么写总结，随便说些。在本次实验中，开始由于什么都不懂，缺少了很多细节，让我不知道怎么处理。如：不能编译（由于没有设置芯片类型）、编译出错（由于文件名未定义，文件名没与entity-name里的xor2一致）。刚接触QuartusII，什么都不懂，花了两次实验课才做好第一个异或门的实验并初步了解了QuartusII的一些基