交通灯总电路设计说明书.docVIP

交通灯总电路设计说明书 系统概述 1.1设计步骤与思路 1.1.1 总框图设计构思 在通过对题目以及要求的分析和思考，明确了设计任务的功能后，我们将设计过程分为五大模块，并分析各个模块之间的工作关系，最后将各模块组合在一起画出总体功能模块图，并完成实现整体的电路图，最终使用Proteus模拟器模拟其实际功能，最终完成设计书。 1.1.2 各单元的构思 对于不通的实验要求对各模块进行分析，这个题目是一个硬件与软件相结合的系统，通过研究，我们根据总电路的功能的划分，结合我们所学习过的知识对该系统进行具体的构思设计各单元模块，在实现各模块构思设计时，从要实现的功能及如何实现等方面着手，从熟悉的芯片与原件入手，选择相应的元器件及芯片，再进行细节设计，最后使用Proteus对其进行仿真与测试。 1.1.3 总电路图的构思 （1） 2.计时中断模式 2.1 8253级联方式 本设计中采用计数器0的输出做计数器1的输入做级联，计数器0的时钟频率为1.19MHZ，其中计数器0和1都采用方式2工作 8259与8253连接 3.中断模块 4.并行通信模块 5.主电路模块 3.芯片介绍 3.1 计时器/定时器8253 (1)内部结构 8253是Intel公司生产的三通道16位的可编程定时/计时器，24引脚双列直插封装。8253的内部结构由数据总线缓冲器，读、写控制逻辑，3个独立的计数器三部分组成。 1)数据总线缓冲器 这是一个三态8位双向缓冲器，D7—D0同系统数据总线相连。CPU通过执行输入/输出指令来实现对缓冲器发送或接受数据。8253的控制字也是通过该缓冲器传送的。 2)读、写控制逻辑 读、写控制逻辑用来管理数据信息和控制字的传送，它接收来自CPU地址总线和控制总线的有关信号，向3个独立的计数器的控制部件发送命令。对8253进行控制的信号有： A1,A0:片内寄存器选择信号; CS:片选信号，低电平有效; RD:读信号，低电平有效; WR:写信号，低电平有效。 控制信号CS,RD,WR以及A1,A0的组合可以实现对三个计数器和控制寄存器的读写操作。 3）计数器 三个计数器中每一个都有三条信号线： CLK:计数输入，用于输入定时基准脉冲或计数脉冲； OUT:输出信号，以相应的电平指示计数的完成或输出脉冲波形； GATE:选通输入，用于启动或禁止计数器的操作，以使计数器和计数器输入信号同步。 每个计数器中有四个寄存器： a.6位的控制寄存器，初始化时，将控制字写入该寄存器; b.16位的计数初值寄存器，初始化时写入该计数器的初始值，其最大初始值为0000H; c.16位的减计数器，计数初值由计数初值寄存器送入减计数寄存器，当计数输入端输入一个计数脉冲时，减计数寄存器内容减一; d.16位的输出锁存器用来锁存计数执行部件的内容，从而使CPU可以对此进行读操作. （2） 工作方式 8253有六种工作方式： （1）方式0：计数结束中断 （2）方式1：复触发的单稳态触发器 （3）方式2：频率发生器 （4）方式3：方波发生器 （5）方式4：软件触发选通信号 （6）方式5：硬件触发选通信号 计数启动方式： a.软件启动：GATE端为高电平,置入计数初值后的第2个CLK脉冲的下降沿。 b.硬件启动：GATE端有一个上升沿,对应CLK脉冲的下降沿 计数过程中，可用门控脉冲GATE重新启动计数。当GATE变低时，现行计数暂停，变高后，下一个CLK输入脉冲使减一计数器恢复计数初值重新开始计数，所以可用一个外部控制逻辑来控制GATE,从而达到同步计数的作用 (3) 控制字 8253只有一个控制字，其格式和含义如图3-2-1所示 图3-2-1 8253控制字 8253的控制寄存器和3个计数器分别具有独立的编程地址，并且控制字本身的内容又确定了所控制的寄存器序号，所以对8253的编程没有太多严格的顺序规定，使用非常灵活。但是，编程有3条原则必须严格遵守： 1)在选择任何一种工作方式下，都必须先向8253写入控制字，控制字还起复位作用，它使OUT端变为工作方式中规定的状态和对计数初值寄存器清零。 2)对计数器设置初值前必须先写控制字,在设置计数初值时，要符合控制字中的格式规定，控制字中一旦规定，具体初始值设定时就要与之一致。 3）读取当前计数值时，必须设置锁存操作控制字。由于8253对外的数据线只有8根，对16位计数器进行写入或读取当前计数值时，需要分两次进行；由于两次读/写之间存在时间间隔，这期间可能恰好有计数脉冲，所以读出的值带有随机性，为了使CPU能获得计数器某一时刻准确的值，8253设置了锁存操作。当控制字的D5,D4位为00