数电加法计数器课设无效态000001试题.docxVIP

目录 1.课程设计的目的与作用 1 1.1设计目的及要求 1 1.2设计作用 1 2.设计任务 1 3.三位二进制加法计数器(无效态:000，001) 1 3.1设计总体框图和状态图 1 3.2设计过程 1 1.选择触发器 1 2.求时钟方程 2 3.JK触发器的特征方程 2 4. 列卡诺图 2 5. 求状态方程 3 6.求驱动方程 3 7.检查能否自启动 3 8. 逻辑电路图 4 3.3仿真结果分析 4 4.串行序列检测器(检测序列：0001) 8 4.1设计总体框图和状态图 8 4.2设计过程 9 1.选择触发器 9 2.卡诺图 9 3. 输出方程 10 4.状态方程 10 5.驱动方程 11 6.逻辑电路图 11 4.3仿真结果分析 11 5.基于74163芯片仿真设计140进制加法器并显示计数过程 14 5.1 74LS163引脚说明和状态表 14 5.2设计过程 14 5.3仿真结果 15 6.设计总结 19 7. 参考文献 19 1.课程设计的目的与作用 1.1设计目的及要求 1.了解同步计数器工作原理和逻辑功能。 2.了解和掌握同步时序电路的基本设计方法。 3.了解序列检测器的工作原理及设计方法了解同步计数器及加法器的工作原理。 4.掌握计数器电路的分析，设计方法及应用，掌握各芯片进制的加法器的分析，设计方法及应用。 1.2设计作用 通过电路实验箱及multisim仿真软件的使用，可以使我们对计数器、串行检测器以及74LS163有更深的理解，并且学会分析仿真结果，与理论结果作比较。 2.设计任务 1.三位二进制加法计数器（无效态：000,001） 2.串行序列检测器（检测序列0001） 3.基于74LS163芯片仿真设计140进制加法计数器 3.三位二进制加法计数器(无效态:000，001) 3.1设计总体框图和状态图 1.设计的总体框图 输入脉冲cp输出信号 2.状态图 3.2设计过程 1.选择触发器 选用3个时钟下降沿触发的边沿JK触发器。 2.求时钟方程 由于要构成同步计数器，显然各个触发器的时钟信号都应使用输入计数脉冲CP，即： === 3.JK触发器的特征方程 =J·+ 4.列卡诺图 Q1nQ0n Q2n 00 01 11 10 ××× ××× 100 011 101 110 010 111 0 1 三位二进制加法计数器次态卡诺图 Q1nQ0n × × 1 0 1 1 0 1 Q2n 00 01 11 10 0 1 Q2n+1 的卡诺图 Q1nQ0n Q2n 00 01 11 10 × × 0 1 0 1 1 1 卡诺图 Q1nQ0n Q2n 00 01 11 10 × × 0 1 1 0 0 1 0 1 卡诺图 5.求状态方程 = +· =·+· Q0n+1 = 6.求驱动方程 = = = = = = 7.检查能否自启动 000 101 001 100 所以能自启动 8.逻辑电路图 三位二进制加法计数器（无效态：000,001) 3.3仿真结果分析 三位二进制加法器，无效状态为000,001.电路的有效状态为010,011,100,101,110,111.初始状态为010，当达到111状态时进位端进1，即输出为1 ，其他输出均为0，通过灯的亮灭显示状态转换图。 （1） 010状态 （2） 011状态 （3）100状态 （4）101状态 （5）110状态 （6）111状态 三位二进制（无效态：0