微机原理第5章--戴模板.ppt

xxxxxxxxxxxxxxxxxxxxxxxxxx 课程内容 （1）引脚信号 片选 ：有效时，存储器芯片被选中，允许对其进行读／写操作，否则芯片不能被访问。 输出允许 ：有效时，允许被选中单元内容输出到数据引脚D0～Dk。 写允许 ：有效时，允许将数据引脚D0～Dk上的数据写入被选中单元。 2、SRAM的操作时序 输出操作时序图 3、典型SRAM芯片 常用型号：6116、6264、62256等，其容量分别为2K×8、 8K×8、 32K×8。 ① 芯片的地址线全部并联且与地址总线相应的地址线连接。 ②芯片的片选信号线并联，可以接控制总线中的存储器选择信号，也可以接地址线高位，或接地址译码器的输出端。 ③芯片的读写控制信号线并联接到控制总线中的读写控制线上。 ④芯片的数据线分高低部分，分别与数据总线相应位连接。 线选法 部分译码法 最小模式下主存与8086CPU的连接 BHE RD WR M/IO 数据总线D15～D0 地址总线A19～A0 8086 多体存储器 A19~A16 AD15 ~AD0 ALE DEN DT/R 控制总线 地址 锁存器 8282X3 数据 收发器 8286x2 奇地址库与偶地址库的连接方法：采用位扩展方法将两片字节型的存储芯片扩展为字存储器。同时，由体选信号和高位地址线通过译码电路产生奇、偶地址库的片选信号，用以实现奇地址字节、偶地址字节或字的操作。 设计时的注意事项： 片内地址总线的连接只从A1开始考虑，A0单独引出，与BHE一起，共同作为体选信号，用于选择奇地址库与偶地址库。 三、 双体存储器的扩展 例：8086 CPU组成的最小模式系统需要16?K字的ROM，其地址范围为F8000H～FFFFFH，需要16?K字的RAM，其地址范围为00000H～07FFFH，ROM选用芯片2764，RAM选用芯片6264，画出系统连接图。 分析及设计： 设计举例 ①采用8282作为地址锁存器，8286作为数据收发器。 D15～D0 A19～A0 DB AB +5V M/IO RD WR ALE BHE 8086 CPU A19～A16 AD15～AD0 DT/R MN/MX DEN BHE STB 8282×3 地址锁存器 OE OE T 数据收发器 8286×2 字扩展 例3. CPU地址空间为64K（地址总线A15~A0) ,数据总线为8位。用6264(8K×8)构成24K×8的主存。 D7～D0 A12～A0 6264(1#) WE OE CE WR RD A13 A14 A15 D7～D0 D7～D0 A12～A0 6264(3#) WE OE CE D7～D0 A12～A0 6264(2#) WE OE CE A12～A0 译码 电路 1）数据线对应并联后与数据总线对应位相连。 2）读写控制信号线并联后与控制总线中的读写控制线相连。 字扩展方法： 3）芯片地址线对应并联后与地址总线对应位连接，用于片内单元的寻址；地址总线中未与芯片相连的部分或全部剩余高位地址线通过译码电路产生各个芯片的片选信号，与各芯片的片选端相连。 芯片的地址映射问题：即每个芯片映射到主存物理地址空间的哪段区域，地址范围如何，各芯片地址是否连续等。 字扩展中要解决的问题： 芯片的选择问题：即CPU在一次读写时，只能选中一片芯片中的某个单元，通过总线交换数据，而使其它芯片中的单元与总线隔离。 存储单元的地址唯一性问题：即地址和存储单元间应一一对应，一个地址只能对应一个单元，且一个单元只能有一个地址，以避免出现地址重叠现象。 片选信号的产生方法： 全译码法 部分译码法 用除片内寻址线外的高位地址总线分别作为各芯片的片选控制线。 解决这些问题的关键是产生合适的片选信号。 线选法 译码法 组合逻辑电路设计法 例4. 用6264（8K×8）构成24K×8主存。设该CPU地址空间为64K（地址总线A15~A0)。 D7～D0 A12～A0 6264(1#) WE OE CE WR RD A13 A14 A15 D7～D0 D7～D0 A12～A0 6264(3#) WE OE CE D7～D0 A12～A0 6264(2#) WE OE CE A12～A0 线选法举例： 例4各芯片的地址范围 A 15 A 14 A 13 A 12 ～ A 0 地址范围 1 1 0 0 ～ 0 C000H （ 首地址 ） ┋ ┋ 6264 1＃ 1 1 0 1 ～ 1 DFFFH （ 末地址 ） 1 0 1 0 ～ 0 A000H （