双极型版图设计.pptVIP

第四章 双极型数字电路的版图设计 设计完后要进行核算，检验初步设计的元件是否满足电路指标的要求。对双极型晶体管主要是核算：BVCBO、BVCEO、ICM、β、FT、rCS、rbb等。 2、划分隔离区(确定隔离岛的数目) 隔离要占去30％～40％的芯片面积，隔离岛越多，浪费的芯片面积就越大，所以要尽量减少隔离岛的数目。 凡集电极电位相同的纵向NPN管都可放在一个N型岛内。集电极电压不同的则必须放在不同的隔离区。 基极电位相同的横向PNP管可放在一起。 二极管的处理与NPN管相同。 对于基区扩散电阻，由于放电阻的N区接最高电位，故多个电阻可放在一起。另外，电阻两端电位低于NPN管集电极电位的，也可与NPN管放在一起。 为提高成品率，压焊点各占一个隔离区。 3、排版与布线： 主要是确定芯片上元件的相互位置及引线孔的位置，使元件间实现无交叉互连。随着集成度的提高，互连线越来越复杂，往往需要多次反复才能完成。一般可利用电阻的扩散区、晶体管的接触孔、双基或双集晶体管解决交叉。实在无法避免交叉时，可利用“磷桥”过渡。但这会增加隔离岛。因此排版布线应尽量使交叉减到最少。 4、由上述步骤可直接得到掩膜总图，然后分解出各次光刻的掩膜板，进行投片。 注意：对于电阻、电容、二极管这些无源元件，都是在制作晶体管的过程中一起作出的，因此它们的图形都包含在制作晶体管的各次光刻版中。例如： ①硼扩散版图包含了各个NPN管的基区，还包含了硼扩电阻的图形 ②磷扩散版图包含了各个NPN管的发射区、欧姆接触的n＋区、磷桥、 沟道电阻的n＋区等 图形最小间距 由于一般设计规则由厂家提供，大家重点要了解每个间距的含义。在这里我们只简单推导三个参数作为例子。 4-2 IC中的元件设计 在数字电路中,主要元件有晶体管、二级管和电阻、电容不常用，下面分别介绍。 一、晶体管版图设计 纵向NPN管在TTL电路是主要的有源器件。一般门电路中往往包含多个NPN管，它们在电路中起的作用不同。因此，对它们的设计也不同。 1、最小面积晶体管 由图形最小尺寸和最小间距构成的晶体管 发射极接触孔最小，一般用图形最小尺寸。然后在它周围考虑最小间距逐步套合。注意要考虑金属膜的影响。(如DE-B) 2、电流容量 由于发射极电流的“电流集边”效应，晶体管最大工作电流： IEmax＝αLE-eff。 与发射区面积几乎无关 LE-eff为有效发射极周长。α为单位有效周长的最大工作电流 3、晶体管常用图形 ⑴单基极管：适用于电流较小，fT较高的场合 ⑵双基极管：LE-eff ↑ fT↓ ⑶双基极双集电极：集电极串联电阻rCS ↓ ，Vces ↓ ，Imax ↑ ⑸多射极管： “长脖子基区” 作用：减小输入漏电流I1H 4、集电极串联电阻rcs 估算方法：以双基双集为例（除2） 二、集成二极管 二极管除单独bc结外，通常由晶体管的不同连接方式构成，并不增加工序 三、集成电阻器 IC中的电阻大多数是利用n型或者P型半导体材料的体电阻获得的。由于硼扩散可作出50～50K?，相对误差20％电阻，因而用得较多。在采用沟道结构时则可作出阻值更大、面积更小的电阻。 设计的任务：根据电阻的阻值，确定电阻的条宽、条长，并根据电阻在版图中的位置决定电阻的走向。 1、基区（硼）扩散的电阻 阻值的经验公式： Weff是有效条宽，即设计条宽＋横向扩散引起的展宽 Weff＝W＋mXjc m一般取0.5， 故Weff＝W＋0.5Xjc K1是端头修正因子，一般取0.35-0.65 n是拐角个数，K2是拐角修正因子（一般取0.5） 2、发射区扩散电阻－磷桥 主要用作互连，避免铝线交叉 3、基区沟道电阻 通过反偏PN结，减小电阻的截面积，使电阻变大 一、隔离区的划分 T1、T2、T5 、T6各一个； T3、T4集电极电位相同，共用一个；电阻合用一个；Rb、Rc可以和T6共用一个，也可以和别的电阻放在一起，共6个隔离区 另外，一个压焊点一个隔离岛，防止压焊点下氧化层针孔造成的短路 包地线：外围大面积P+隔离扩散 ①接地更好 ②输入箝位二级管串联电阻 ③便于布线 二、确定各元件图形及尺寸 ①T1：八射极NPN管采用长脖