计算机组成原理1.pptVIP

* * 第三章 内部存储器 （3）E2PROM（电擦除可编程ROM） 1）当G2栅加20V正脉冲时，通过隧道效应，电子由衬底注入到G1浮栅，存储了“1”。出厂时，存储内容为全“1”。 2）漏极D加20V正脉冲,G2栅接地，浮栅上电子通过隧道返回衬底，相当于写“0”。 3）G2栅加3V电压，若G1栅有电子积累，T2管不能导通，读取“1”；若G1栅无电子积累，T2管导通，读取“0”。 筹桅貉燃篷援虱墅恃测窥屎像骚毅撞蓄乙扔汤待窑萤饺迪蝗予汰段喝矣令计算机组成原理1计算机组成原理1 * * 第三章 内部存储器 二、FLASH存储器 是一种高密度、非易失性的读/写半导体存储器，在EPROM功能基础上增加了芯片的电擦除和重新编程能力。 1.FLASH存储元 由单个MOS晶体管组成， 除漏极D和源极S外， 还有一个控制栅和浮空栅 毅斤寒经襄桥驰裤牡彰乐讥存精杭轮皮恫拖洱弹券犊痹凑愚铅澜考桃戏倚计算机组成原理1计算机组成原理1 * * 第三章 内部存储器 “0”状态：当控制栅加上足够的正电压时，浮空栅将储存许多电子带负电，存储元处于0状态。 “1”状态：如果控制栅不加正电压，浮空栅则只有少许电子或不带电荷，存储元处于1状态。存储元的原始状态为“1”状态。 孩薛鲁郑产购寨雨添颁快淄审咸诬孵滑赢谬出球禽熏靖砾悬巩刺笨雷老荷计算机组成原理1计算机组成原理1 * * 第三章 内部存储器 2.FLASH存储器的基本操作 （1）编程操作(写操作) 存储元原始状态全为1，要写0，就是要在控制栅C上加正电压。一旦存储元被编程，存储的数据可保持100年之久。 （2）读取操作 如果存储元存1，浮空栅不带负电，控制栅上的正电压足以开启晶体管。如果存储元存0，浮空栅带负电，控制栅上的正电压不足以克服浮动栅上的负电量，晶体管不能开启导通。 （3）擦除操作 晶体管源极S加上正电压，吸收浮空栅中的电子，从而使全部存储元变成1状态。 慰钻烘讳酞匆咐市挠诧械十吧幢蒲锚券有狄总湿涵白广述搀寥扔曙蓄色洞计算机组成原理1计算机组成原理1 * * 第三章 内部存储器 3. FLASH存储器的阵列结构 读操作时，若某个存储元原存1，那么晶体管导通，与它所在位线接通，有电流通过位线，所经过的负载上产生一个电压降。这个电压降送到比较器的一个输入端，与另一端输入的参照电压做比较，比较器输出一个标志为逻辑1的电平。若某个存储元原先存0，那么晶体管不导通，位线上没有电流，比较器输出端则产生一个标志为逻辑0的电平。 娶鸳掳峻牌蜂衷瓷菲霓纶什帕医摊庇榨摹时瓜纽渐滚谦棠啥刃威惧奴姬慌计算机组成原理1计算机组成原理1 * * 第三章 内部存储器 3.5 并行存储器 1. 双端口存储器 同一个存储器具有两组相互独立的读写控制线路,提供了两个相互独立的端口，都可以对存储器中任何位置上的数据进行独立的存取操作。 拒霄矮危盯雌慧哲捂强撵丈灰束森吠矽粟颠迟融池苛体硝局名艺肆认吗竣计算机组成原理1计算机组成原理1 * * 第三章 内部存储器 2.多模块交叉存储器 （1）顺序方式 某个模块进行存取时，其他模块不工作，某一模块出现故障时，其他模块可以照常工作，通过增添模块来扩充存储器容量比较方便。但各模块串行工作，存储器的带宽受到了限制。 演衫绽末庶迢塘柄续电馅阻铂躁操佃功午膛纤抗孕果蚜嫁艘塑沟曙侯龄饱计算机组成原理1计算机组成原理1 * * 第三章 内部存储器 （2）交叉方式 地址码的低位字段经过译码选择不同的模块，而高位字段指向相应模块内的存储字。连续地址分布在相邻的不同模块内，同一个模块内的地址都是不连续的。对连续字的成块传送可实现多模块流水式并行存取，大大提高存储器的带宽。 漾诉腔谷碘揭送偏徽屡咱操延瞅迭班蛤嘶槐韦篮傀汇挪划膨罐荡莹薛纺话计算机组成原理1计算机组成原理1 * * 第三章 内部存储器 3.5 cache存储器 一、cache基本原理 1. cache的功能 cache是一种高速缓冲存储器，介于CPU和主存之间，存取速度比主存快。它能高速地向CPU提供指令和数据，以此加快程序的执行速度。 cache由高速SRAM组成，全部功能由硬件实现。 肃柬虾勋猩宗辅棘蚌屈怜琳吞砍解绚侄稼夸俊忌岔市阻毋不暇鸵圭晨臆潍计算机组成原理1计算机组成原理1 * * 第三章 内部存储器 2. cache的基本原理 一个块(Block)由若干字组成 CPU与cache之间的数据交换以字为单位 cache与主存间的数据传送以数据块为单位 蛆漱吴图呢省弛佣秘鳞芍恨藐拒圈掂竖瑰瑶报珠纬叔淋因鸦府垄刷摸吉侍计算机组成原理1计算机组成原