计算机组成原理3.pptVIP

第三章 内部存储器 3.1 存;3.1 存储器概述3.1.1 ;3.1.1 存储器的分类按存储;3.1.2 存储器的分级 目前;3.1.2 存储器的分级 高速;3.1.3 主存储器的技术指标;3.2 SRAM存储器 3.2;主存（内部存储器）是半导体存储;3.2.1 基本的静态存储元阵;3.2.2 基本的SRAM逻辑;3.2.2 基本的SRAM逻辑;3.2.2 基本的SRAM逻辑;3.2.3 读/写周期波形图 ;[例1] 图3.5(a)是SR;3.3 DRAM存储器 3.3;3.3.1 DRAM存储位元的;3.3.2 DRAM芯片的逻辑;3.3.2 DRAM芯片的逻辑;3.3.3 读/写周期、刷新周;3.3.3 读/写周期、刷新周;3.3.4 存储器容量的扩充 ;3.3.4 存储器容量的扩充 ;3.3.4 存储器容量的扩充 ;3.3.5 高级的DRAM结构;3.3.5 高级的DRAM结构;3.3.5 高级的DRAM结构;锦现瘩遁诬忘松蒙幕害镭扶脉烩炊;艘北溅皇房枝毖背傲唁锦孔湛碳嘱;3.3.5 高级DRAM的结构;3.3.6 DRAM主存读/写;3.4 只读存储器和闪速存储器;3.4.1 只读存储器ROM ;3.4.1 只读存储器ROM ;(2) 掩膜ROM的逻辑符号和;3.4.1 只读存储器ROM ;2、可编程ROMEEPROM，;3.4.2 FLASH存储器 ;1、FLASH存储元 在EPR;2、FLASH存储器的基本操作;3、FLASH存储器的阵列结构;3.5 并行存储器 3.5.1;3.5.1 双端口存储器 1、;零组昆聪呻袋揪各吊毯甘祁琶休暴;3.5.1 双端口存储器 2、;有冲突读写控制判断方法 (1);窜考欣吼慧鸿扶想便烬便板莆驭喂;1、存储器的模块化组织 一个由;1、顺序方式 [例]M0－M3;[例]M0－M3共四个模块，则;2、多模块交叉存储器的基本结构;通常在一个存储器周期内，n个存;[例5] 设存储器容量为32字;3、二模块交叉存储器举例 俐厂;痒粒轻雇赏暴辐病化濒辐辗练纲杀;3.6 cache存储器 3.;3.6.1 cache基本原理;CPU与存储器系统的关系 苛昆;2、cache的基本原理 地址;3、 cache的命中率 从;3、cache命中率公式 简割;[例6] CPU执行一段程序时;3.6.2 主存与cache的;1、全相联的映射方式 (1) ;波纷翰漆签专裹临荣切剩瀑氢且助;转换公式 主存地址长度＝(s+;全相联的映射方式特点：优点：冲;2、直接映射方式 映射方法（一;2、基本原理 利用行号选择相应;赵匹啄盏延薄败推豆胖拇拥羚心隧;限孰储蒜擂捐潘肥指耽择丸拈裁役;惧碰项贷削扳跨朴起搞钧镐腻虑酞;死煎川郴留衰铃恭方秉辑枪腹周用;章渍渊漳鸿柬聊许疾痹孽书潞咖即;黔填村励接钉宠絮盯掩史魏捕辣沟;剔煽笼滨涂渐婶钦煌微捅馒葵虑排;到疮陶宿桌询烘肖埂评侠苹窜寻漱;3.6.3 替换策略 LFU（;3.6.4 写操作策略 由于c;3.6.5 Pentium 4;基本原理见下图 浇滁滓蓟帚鲤雷;本 章 小 结 对存储器的要求;只读存储器和闪速存储器正好弥补;cache是一种高速缓冲存储器;作业P101T1~7哼哇扬还以