C3存储系统-半导体M.pptVIP

软件学院·计算机组织与结构 第3章 存储系统 计算机组成原理 ——存储系统(1) 第一章 计算机系统概论 第二章 运算方法和运算器 第三章 存储系统 第四章 指令系统 第五章 中央处理器 第六章 总线系统 第七章 外围设备 第八章 输入输出系统 第九章 并行组织 第3章 存储系统 3.1 存储器概述 3.2 随机读写存储器 3.3 只读存储器和闪速存储器 3.4 高速存储器 3.5 cache存储器 3.6 虚拟存储器 3.7 存储保护 3.1.1 存储器分类 存储器是计算机系统中的记忆设备，用来存放程序和数据。 构成存储器的存储介质，目前主要采用半导体器件和磁性材料。 存储器中最小的存储单位是一个双稳态半导体电路或一个CMOS晶体管/磁性材料的存储元，它可存储一个二进制代码。 由若干个存储元组成一个存储单元，然后再由许多存储单元组成一个存储器。 存储器分类 半导体存储器：用半导体器件组成的存储器 磁表面存储器：用磁性材料做成的存储器 3.1.2 存储器的分级结构 为了解决对存储器要求容量大，速度快，成本低三者之间的矛盾，目前通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。 3.1.2 存储器的分级结构 寄存器 微处理器内部的存储单元 高速缓存（Cache） 完全用硬件实现主存储器的速度提高 主存储器 存放当前运行程序和数据，采用半导体存储器构成 辅助存储器 磁记录或光记录方式 磁盘或光盘形式存放可读可写或只读内容 以外设方式连接和访问 CPU能直接访问的存储器称为内存，它包括高速缓冲存储器和主存； CPU不能直接访问的存储器称为外存； 外存的信息只有调入内存后才能为CPU处理。 存储访问的局部性原理 分级结构解决存储器件的容量、速度和价格矛盾 出色效率来源于存储器访问的局部性原理： 处理器访问存储器时，所访问的存储单元在一段时间内都趋向于一个较小的连续区域中 空间局部：紧邻被访问单元的地方也将被访问 时间局部：刚被访问的单元很快将再次被访问 程序运行过程中，绝大多数情况都能够直接从快速的存储器中获取指令和读写数据；当需要从慢速的下层存储器获取指令或数据时，每次都将一个程序段或一个较大数据块读入上层存储器，后续操作就可以直接访问快速的上层存储器 3.1.3 主存储器的技术指标 存储容量 主存存储容量：以字节B（Byte）为基本单位 半导体存储器芯片：以位b（Bit）为基本单位 存储容量以210＝1024规律表达KB，MB，GB和TB 存取时间（访问时间） 发出读/写命令到数据传输操作完成所经历的时间 存取周期 两次存储器访问所允许的最小时间间隔 存取周期大于等于存取时间 存储器带宽（数据传输速率） 单位时间里存储器所存取的信息量 3.2 SRAM存储器 目前广泛应用的半导体存储器是MOS半导体存储器。其优点是存取速度快，存储体积小，可靠性高、价格低廉；缺点是断电后存储器不能保存信息。 SRAM（静态RAM：Static RAM） 以触发器为基本存储单元 不需要额外的刷新电路 速度快，但集成度低，功耗和价格较高 DRAM（动态RAM：Dynamic RAM） 以单个MOS管为基本存储单元 要不断进行刷新（Refresh）操作 集成度高、价格低、功耗小，但速度较SRAM慢 3.2.1 基本的静态存储元阵列 存储元：存储一位信息。 SRAM中,用一个锁存器(触发器)作为存储元。 只要直流供电电源一直加在这个记忆电路上，它就无限期地保持记忆的1状态或0状态。如果电源断电，那么存储的数据(1或0)就会丢失。 3.2.1 基本的静态存储元阵列 三组信号线 任何一个SRAM，都有三组信号线与外部打交道： 地址线：A0~A5，指定存储单元数为26=64； 数据线：IO0~IO3，指定存储器字长为4位； 控制线：R/W#，读写操作不会同时发生。 存储芯片容量= 26×4=64×4（位） 行线：地址译码器输出，用来打开每个存储元的输入与非门。 基本的静态存储元阵列 n(n=2n)个存储元组成一个存储单元 存储器芯片的大量存储单元构成存储体 存储器芯片结构： 存储单元数×每个存储单元的数据位数 ＝2M×N＝芯片的存储容量 M＝芯片地址线的个数 N＝数据线的个数 SRAM存储器的组成 地址译码 地址译码有两种方式： 字结构或单译码方式 位结构或双译码方式 字结构或单译码方式 结构： RAM的存储容量:M=W行×b列； 阵列的每一行对应一个字，有1根公用的字选择线W； 位结构或双译码方式 结构： RAM的存储容量M=N字×K位。把每个字的同一位组织在一个存储芯片上，每片为N字×1位；将K片并列连接，就组成一个N字×K位的位结构存储体。 3.2.2.基本的SRAM逻辑结构 S