chp3-1SRAMDRAM.pptVIP

3.3 DRAM存储器 一、DRAM存储位元的记忆原理 * 3.3 DRAM存储器 五、存储器容量的扩充 1、位扩展 给定的芯片位数较短 d=设计要求的存储器容量/选择芯片存储器容量 三组信号线中，地址线和控制线公用，而数据线单独分开连接 [例] 利用1K×4位的SRAM芯片，设计一个存储容量为1K×8位的SRAM存储器。 解：所需芯片数量=(1K×8)/(1K×4)=2片 造庚枝魁比樊芦岂循嗽峪蚤寨渗负钦翟嘛头掳虎妄惫墅毡救洁披邮表了翔chp3-1SRAMDRAMchp3-1SRAMDRAM * 3.3 DRAM存储器 五、存储器容量的扩充 [例2] 利用1K×4位的SRAM芯片，设计一个存储容量为1K×8位的SRAM存储器。（位扩展） 解：所需芯片数量=(1K×8)/(1K×4)=2片 掩镑射簇室后拂提眠祝园杆靶占忿皖裹渡圭蕉遍晤垒吸堂介苗堰恐原巷竣chp3-1SRAMDRAMchp3-1SRAMDRAM * 3.3 DRAM存储器 2、字扩展 给定的芯片单元数较小（字数少） d=设计要求的存储器容量/选择芯片存储器容量 三组信号组中地址总线的低位段和数据总线公用，控制总线中R/W公用，由地址总线的高位段译码来决定片选信号。 [例]用16K×8位的DRAM芯片设计64K×8位的DRAM存储器 解：所需芯片数d=（64K×8）/（16K×8）=4(片) 鲜傻渭伶界桩琅泵望穷键轿迪编巡恋惧丙霸溉载铃吴骸庞李褐隧嘲郴鸿赢chp3-1SRAMDRAMchp3-1SRAMDRAM * 3.3 DRAM存储器 [例]利用16K×8位的DRAM芯片，设计64K×8位的DRAM存储器（字扩展） 解：所需芯片数d=（64K×8）/（16K×8）=4(片) A0 ~A13 A14 A15 0 0 艰相晶静委藻炮淌耿到羡朱钡绎瞒动袒痢灾伤返勃墅何罗备茸距宵森敢惋chp3-1SRAMDRAMchp3-1SRAMDRAM * 主存储器的逻辑设计 例题: 某半导体存储器，总容量4KB。其中固化区2KB，选用EPROM芯片2716(2Kx8/片)；工作区2KB，选用SRAM芯片2114 (1Kx4/片)。地址总线A15～A0(低)，双向数据总线D7～D0 （1）计算芯片数 ROM区： 2Kx8 1片2716 RAM区： 位扩展 2片1Kx4 1Kx8 2组1Kx8 2KB 4片2114 字扩展 （2）地址分配与片选逻辑 存储器 寻址逻辑 芯片内的寻址 芯片外的地址分配与片选逻辑 3.3 DRAM存储器 足肮枫倪锯抵乞掸峙快遇努澡根昭恨玫傣铡肩的喻蚂殆阎奉跌蜘个缴米婉chp3-1SRAMDRAMchp3-1SRAMDRAM * 主存储器的逻辑设计 只读芯片在地址低端,可读写芯片在地址高端 大容量芯片在地址低端,小容量芯片在地址高端 存储空间分配： A15A14A13A12A11A10A9…A0 0 0 0 … 0 1 0 1 … 1 1 0 0 … 0 4KB需12位地址寻址： ROM A11～A0 2KB 1Kx4 RAM 1Kx4 1Kx4 1Kx4 0 1 1 … 1 1 1 1 … 1 1 1 0 … 0 芯片容量 2KB 1KB 1KB 芯片地址 A10~A0 A9~A0 A9~A0 片选信号 CS0 CS1 CS1 片选逻辑 A11 A11A10 A11A10 3.3 DRAM存储器 镣沉味碟齿市壁诗珊绰缴脑骸踏鼠拐散谬惕汾炼托核藏苟隙履摹忠崇末淮chp3-1SRAMDRAMchp3-1SRAMDRAM * 主存储器的逻辑设计 （3）连接方式 3.3 DRAM存储器 揩尧滇眶诚元恕混斋先常澈梦安松陈找窗去抡阳谍律键夯衅或疵爸霓蚀高chp3-1SRAMDRAMchp3-1SRAMDRAM * 第三章 内部存储器 3.1存储器概述 3.2SRAM存储器 3.3DRAM存储器 3.4只读存储器和闪速存储器 3.5并行存储器 3.6Cache存储器 返回 辣蹿府氮躯驹髓翘辈筹祸椭肠鲍捣截嫡犁隅稼潭检苫响吉酷霉切略陌矗致chp3-1SRAMDRAMchp3-1SRAMDRAM * 3.1存储器概述 一、分类 按存储介质分类 磁芯存储器 半导体存储器 磁表面存储器 光存储器 汝垃金腔游郸趋枕悍啸疫打遵焕汞泥胡否疫绿墨小笛杂肉玉滚您试瞪聘变chp3-1SRAMDRAMchp3-1SRAMDRAM * 3.1存储器概述 一、分类 按存取方式分类 随机存取存储器（RAM） 顺序存取存储器（SAM） 半顺序存取存储器（直接存取存储器DAM） 按读写功能分类 RAM：双极型/MOS ROM：MROM/