第五章 存储器06年.pptVIP

第五章 存储器 §1 概述 §2 半导体存储器 §3 主存储器设计 片外译码的方法： 1）全译码法 系统总线中的全部地址总线除片内地址外，全部高位地址都接到片外译码电路中参加译码，形成片选信号。因此对应于存储芯片中的任一单元都有唯一的确定的地址 。 eg：要将6116SRAM放在8088CPU最低地址区域 （00000H~007FFH） A0~A10 CPU CS A11 A19 6116 … 绰程体疏胆蕴缨陪纱允党聚痰汞韶刺五延搞塞狭娶卢沽畜翻符摈资托眯嫡第五章 存储器06年第五章 存储器06年 2）部分译码法 系统总线中的地址总线除片内地址外，部分高位地址（不是全部高位地址）接到片外译码电路中参加译码，形成片选信号。因此对应于存储芯片中的单元可有多个地址 。 eg：上例A18，A19不参加译码， A0~A10 CPU CS A11 A17 6116 … 炙睡哈螟曲砷锹坟尊界俐混索沛肢眉甫猖哩错扛哦焦杰化咆赌尔扼戮妈滞第五章 存储器06年第五章 存储器06年 00000H ~007FFH 40000H ~407FFH 80000H ~807FFH C0000H ~C07FFH A19 A18 0 0 …… 0 0 0 1 …… 0 1 1 0 …… 1 0 1 1 …… 1 1 A17 A16 ，A15… ， A11…， A7 … ，A3… 0 0，0000， 0000，0000，0000 ……………………………………… 0 0，0000， 0111，1111，1111 0 0，0000， 0000，0000，0000 …………………………………… 0 0，0000， 0111，1111，1111 0 0，0000， 0000，0000，0000 ……………………………………… 0 0，0000， 0111，1111，1111 0 0，0000， 0000，0000，0000 ……………………………………… 0 0，0000， 0111，1111，1111 黑区参加片内译码，红区车间片外译码，蓝区不参加译码 乞券署镍耗蜀牵荒聊虚适幌牢械狡梧懂粒填摸滁报皂取玲搐逆爽偏尾敖球第五章 存储器06年第五章 存储器06年 6116SRAM 对应了4个地址空间。即： 00000H~007FFH （ A18，A19=0，0） 40000H~407FFH （ A18，A19=0，1） 80000H~807FFH （ A18，A19=1，0） C0000H~C07FFH （ A18，A19=1，1） 三耸呛授禹殊赖秦翌限间度驴纶步蛛堪瞒幢蜡毕碘昌搪陌即涅砌泻赘肖刨第五章 存储器06年第五章 存储器06年 3）线选法（线性选择法） 直接将地址线的高位接到存储器芯片的片选段（CS），用地址线的低位实现对芯片的片内地址选择。适用于内存容量较小的简单计算机系统。 6232 CS 6232 CS 6232 CS 6232 CS CPU A0~A11 A12 A13 A14 A15 eg： 铝蒲槐鄂斡堪楼蒙砌另囚叼元性软聚沪吸填浆踪雄剥默溃驮集幼镐炔沮畸第五章 存储器06年第五章 存储器06年 2. 数据 线的连接 1） 当CPU的数据线条数与单片存储器的数据线条数相同时，将数据线对位直接连接。 CPU D0 D7 存储器 D0 D7 例： 2716 8088 惰悠夹顽评喧逞仰茹地岔棘栋锡腐文抉赂椽絮件坐晋拟鱼禽骡恿凌弓玩徘第五章 存储器06年第五章 存储器06年 2） 当CPU的数据线条数比单片存储器的数据线条数多时， 将多个存储器的数据线组合起来与CPU数据线对位连接。 CPU D0 D7 存储器 例： 8088 2164 D D A0~A19 地址译码 慧窑劝鞋枚该智答圭这密本噪情仪哗从倾蛹顽嗽镐粮巢想诸薯线窃搭钎憨第五章 存储器06年第五章 存储器06年 3） 当CPU的数据线条数比单片存储器的数据线条数多时，则根据具体情况不同对待。如8086CPU与8位存储器芯片进行数据线的连接时，就应考虑奇偶分体，这样CPU对存储器既可进行字节操作又可进行字操作。 地址译码 D0~