05级计算机组成原理本科期末试题A带答案(史岚).docVIP

总分 一 二 三 四 五 六 七 八 东北大学考试试卷（A卷） 　　　　　　　　 2007—2008　学年第　一　学期 课程名称： 计算机组成原理 ┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄ 得分 得分 解答： ①全加器进位逻辑表达式为—— Ci+1=AiBi+（Ai⊕Bi）Ci 可写为Ci+1=Gi+PiCi，其中Ai和Bi为参加 运算的两个二进制位，Ci为低位传来的进位； ②用n个这样的全加器构成并行加减法器时，进位的生成成为影响运算速度 的关键，故考虑有罪地位进位和操作数同时生成所有其他所需进位应是最为理 想。现已n=4为例带入上面逻辑表达式： C1=G0+P0C0 C2=G1+P1C1，将上式C1带入则C2=G1+P1G0+P1P0C0，同理有 C3=G2+P2C2=G2+P2G1+P2P1G0+P2P1P0C0 C4=G3+P3C3=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C0 可见各个进位之间不必一一等待，可经同样延迟时间得到。将同时生成的各个 C送去求和，即可同时得到加减法器的运算结果。此称并行或先行进位。 ③加减法器中使用先行进位就是为了加快加减运算的速度。 解答： 三级存储体系主要有“高缓-主存”层次及“主存-辅存”层次构成（或答： 高缓、主存、辅存）；其中高缓即Cache一般由SRAM构成，主存由DRAM构 成，辅存由磁、光及磁光存储器构成。CPU可访问Cache、主存；Cache和主存 之间可交换数据；主存和辅存之间可交换数据；但是CPU能直接访问辅存。 ②Cache-主存之间主要依据程序运行的局部性原理，将CPU近期要访问的信息 按某种规则从主存映射到较之容量小、速度快、位于CPU和主存之间的Cache中， 使CPU访问这个快速的存储器，从而弥补了主存在速度上的不足。一旦Cache 中无法在装入主存映射过来的内容，就使用适当的替换算法进行旧块的淘汰及新 块的装入。Cache的全部功能由硬件实现。 解答： （1）设计该存储器共需要这样的DRAM芯片片数为—— （4K×8bit）/（1K×1bit）=32片。 （2）存储体组成示意图如右图（第六题答图）所示。 得分 得分 2 学　院 班　级 学　号 姓　名 ……………○……………密……………○……………封……………○…………线……………………………… 二、（10分）判断题（判断下面每小题的叙述是否正确，在各小题后的括号内用“正确”/“错误”表示判断的结果。每小题1分） （10分）填空题（每小题1分，答在各小题下面空白处） 1．16位（包括1位符号位）的定点小数，若用补码表示，其表示的真值范围是 。 －1～1－2－152．DRAM 。 有电荷泄漏，需定期补充 3．4． 5．128K×16位，除电源和接地端外，该芯片引出线的最少数目是 。 35 6．微指令格式可分为水平型和垂直型两类，其中 型微指令用较长的微程序结构换取较短的微指令结构。 垂直 7．某些计算机的中断分为不可屏蔽中断和可屏蔽中断，CPU对 中断必须响应。 不可屏蔽 8．在I/O设备单独编址的方式中，输入输出操作使用 指令实现。 专门的I/O 9．软件和硬件在逻辑功能上是 的，从系统的角度看，软件和硬件之间的界面即指令系统。 等效 10． 1．在微指令中对微命令采用字段译码法时，一般将相容性微命令编在同一个字段中。（ 错误 ） 2．CPU响应中断期间仍执行原程序。（ 错误 ） 3．相联存储器是按内容（关键字段）寻址的存储器。（ 正确 ） 4．主存都是由易失性