(第七讲)第4章组合逻辑电路.pptVIP

第 七 讲 第4章 组合逻辑电路（续） 内容提要及重点 4.3 编码器 4.3.1编码器的概念 4.3.2二进制编码器 1．8-3 线编码器 2．优先编码器 74LS148功能表 4.3.3二－十进制编码器 4.3.4 编码器应用举例 4.4译码器 主要内容 4.4.1译码器的概念 4.4.2二进制译码器 4.4.3二－十进制译码器 4.4.4用译码器实现逻辑函数 4.4.5显示译码器 4.4.6 译码器应用举例 4.5数据选择器与数据分配器 主要内容 4.5.1数据选择器 4.5.2用数据选择器实现逻辑函数 4.5.3 数据分配器 4.5.4 数据选择器应用举例 数据选择器的概念 数据选择器的应用及其功能扩展 用数据选择器构成单输出的组合逻辑电路 数据分配器的概念 数据选择器是在地址输入端控制下，从多路输入端中选择其中一个输入端的数据作为输出的电路。又叫做多路开关或多路选择器。 2n个数据输入端的数据选择器必有n位地址输入端，称为2n选一数据选择器。简称MUX。 2n选一数据选择器示意图如下： 实际应用中常用的集成数据选择器有：四二选一数据选择器74LS157；双四选一数据选择器74LS153；八选一数据选择器74LS151；十六选一数据选择器74LS150等。八选一数据选择器74LS151的逻辑符号如图所示： 74LS151（P96）的逻辑功能如下： （1）G＝1时，数据选择器被禁止，无论地址变量取何值，输出Y总是等于0。 （2）G＝0时： 例4-17 用一片八选一数据选择器74LS151实现组合逻辑函数 解：首先将组合逻辑函数变换成最小项之和的标准形式 而八选一数据选择器输出信号的表达式： 比较L和Y，得： 画出如图所示的逻辑电路图。 例4-18 试用四选一数据选择器实现组合逻辑函数 解：因为四选一数据选择器只有两个地址变量，而上述逻辑函数有三个输入变量。因此首先将组合逻辑函数变换成两个输入变量（如A、B）的最小项之和形式： 而四选一数据选择器输出信号的表达式 将A、B作为地址输入变量并比较L和Y可得 画出如图所示的逻辑电路图。 * * （1）组合逻辑电路的概念 （2）组合逻辑电路的分析及设计方法。 （3）中规模集成组合电路的逻辑功能、使用方法和应用 （4）组合逻辑电路的竞争与冒险现象。 重点 （1）组合逻辑电路的分析及设计方法。 （2）中规模集成组合电路的逻辑功能、使用方法和应用。 主要内容： 编码器的概念 由门电路构成的三位二进制编码器 由门电路构成的二-十进制编码器 优先编码器的概念 典型的编码器集成电路74LS148及74LS147 在数字电路中，通常将具有特定含义的信息（数字或符号）编成相应的若干位二进制代码的过程，称为编码。实现编码功能的电路称为编码器。 编码器功能框图如下图所示。 用n位二进制代码对M=2n个信号进行编码的电路称为二进制编码器。 如下图所示是8-3 线编码器的框图。 由于编码器在任何时刻只能对一个输入端信号进行编码，所以不允许两个或两个以上输入端同时存在有效信号。 根据三位二进制编码器的功能表可列出 输出端的最简与或表达式为： 根据上述各表达式可直接画出3位二进制编码器的逻辑电路图如图所示。 优先编码器事先对输入端进行优先级别排序，在任何时刻仅对优先级别高的输入端信号响应，优先级别低的输入端信号则不响应。如图所示是8-3线优先编码器74LS148的逻辑符号和引脚图。 表4-10 74LS148功能表 1 1 1 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 × × × × × × × × 1 1 1 1 1 1 1 1 0 × × × × × × × 1 0 × × × × × × 1 1 0 × × × × × 1 1 1 0 × × × × 1 1 1 1 0 × × × 1 1 1 1 1 0 × × 1 1 1 1 1 1 0 × 1