计算机组成原理第四章第三节摘要.pptVIP

第三节 高速缓冲存储器 一、概述 二、Cache——主存结构 三、替换策略 一、概述 1、问题的提出 2、Cache 的工作原理 3、Cache 的基本结构 4、Cache 的 读写 操作 5、Cache 的改进 1、问题的提出 2、Cache 的工作原理 (1) 主存和缓存的编址 (2) 命中与未命中 (3) Cache 的命中率 (4) Cache –主存系统的效率 (1) 主存和缓存的编址 (2) 命中与未命中 (3) Cache 的命中率 命中率与块长 一般每块可取 4 ~ 8 个字 块由小到大增大时，起初会因局部性原理使命中率提高；若继续增大，则命中率很可能下降； 块长取4、8个可编址的单位即字或字节较好，也可以一个存取周期内从主存调出的信息长度； (4) Cache –主存系统的效率 例1（书4.7）假设CPU执行某段程序时，共访问Cache命中2000次，访问主存50次。已知Cache的存取周期为50ns，主存的存取周期为200ns。求Cache-主存系统的命中率、效率和平均访问时间。 解：1）命中率 2000/(2000+50)=0.97 2）设访问Cache时间为t,访问主存时间为4t e=访问Cache时间/平均访问时间 =t/(0.97t+0.03×4t) =0.917 3)平均访问时间 50×0.97+200×0.03=54.5ns 3、Cache 的基本结构 4、Cache 的 读写 操作 5、Cache 的改进 二、Cache – 主存的地址映射 1、直接映射 2、全相联映射 3、组相联映射 4、小结 1、直接映射 主存地址格式 缓存地址格式 2、全相联映射 主存地址格式 缓存地址格式 3、组相联映射 主存地址格式 缓存地址格式 4、小结 例1（4.32）某主机主存容量为4MB，Cache容量为16KB，每字块有8个字，每个字32位，设计一个四路组组相联映射的Cache组织。 1）画出主存地址字段中各段的位数； 2）设Cache的初态为空，CPU依次从主存第0, 1, 2，。。。，89号单元读出90个字（主存一次读出一个字），并重复按此次序读8次，问命中率是多少？ 3）若Cache的速度是主存的6倍，试问有Cache和无Cache相比，速度约提高多少倍？ 解： 1） 字块长度： Cache块数： 四路组组： Cache组数： 主存容量： 主存字块标记： 2）∵Cache初态为空 ∴读第0号单元时，没有命中，必须访问主存，同时将该字所在的主存块调入Cache第0组中的任一块内，接着读1-7号单元时均命中； 同理读第8、16、24、。。。、88号单元时均未命中，可见CPU在连续读90个字时有12个未命中；而后7次循环读90个字均命中，命中率为： 3）设主存存取周期为6t，Cache周期为t； 没有Cache的访问时间：6t×720 有Cache的访问时间： 6t×12+t×(720-12) 速度提高倍数： 例2 主存容量4M×16位，Cache容量16K×16位，块长4×16位，访存地址为字地址。 1）在直接映射方式下，设计主存地址； 2）在全相联映射方式下，设计主存的地址； 3）在二路组相联方式下，设计主存地址； 三、替换算法 * * 避免 CPU “空等” 现象 CPU 和主存（DRAM）的速度差异 缓存 CPU 主存 容量小 速度高 容量大 速度低 程序访问的局部性原理 主存和缓存按块存储 块的大小相同 B 为块长 ~ ~ ~ ~ … … 主存块号 主存储器 0 1 2m－1 字块 0 字块 1 字块 M－1 主存块号 块内地址 m位 b位 n位 M块 B个字 缓存块号 块内地址 c位 b位 C块 B个字 ~ ~ ~ ~ … … 字块 0 字块 1 字块 C－1 0 1 2c－1 标记 Cache 缓存块号 缓存共有 C 块 主存共有 M 块 M C 主存块 调入 缓存 主存块与缓存块 建立 了对应关系 用 标记记录 与某缓存块建立了对应关系的 主存块号 命中 未命中 主存块与缓存块 未建立 对应关系 主存块 未调入 缓存 与 Cache 的 容量 与 块长 有关 命中率与Cache容量 容量越大，命中率越高； 当容量达到一定值时，命中率已不因容量增大而明显提高； 容量是总成本价与命中率的折中值 Nc为访问Cache的总命中次数 Nm为访问主存的总次数 CRAY_1 16体交叉