优·第四章 总线.ppt

第四章 总 线 §4－1 总线概述 总线(BUS)是计算机系统中各部件间传送信息的公共通道，是微机的重要组成部件。 微机在结构形式上总是采用总线结构的。 一、分类 1、按功能分类 2、按所处的不同层次和位置分类 (1) 内部总线 芯片内部总线、元件级总线。CPU内ALU、reg、mem等之间的信息通路。 (2) 局部总线 板级总线。用于微机系统中各模块之间的通信。 例如：主板与显卡、声卡、网卡等等间的连接。 (3) 外部总线 通信总线。用于各微型计算机之间或微型计算机与其他仪器、外部设备等的通信。 二、总线操作 Pentium CPU系统中各种操作都是通过总线进行的，称为总线操作。 同一时刻，总线上只能允许一对主、从设备进行信息交换，一次完整的信息交换，称为一个总线操作周期。如有多个主控设备都要使用总线时，要向发总线仲裁机构请求，由总线仲裁机构确定使用顺序。 §4－2 8086/8088 的CPU 总线与时序 一、 8086/8088 的CPU引脚 8086/8088都具有40个引脚，采用双列直插式封装。 许多引脚具有双重定义和功能，采用分时复用方式工作。 8086/8088最大特点是可以采用两种工作组态——最小组态和最大组态。 看图P171 1、最小组态下的引脚 (1) A19～A16 /S6～S3 地址状态复用引脚 输出访问存储器的20位地址的高4位地址A19～A16。 输出CPU的工作状态。 S6恒为0， S5指示中断允许标志位IF的状态。 (2) A15～A8 地址输出 CPU寻址内存或接口时，这些引脚输出地址A15～A8 。 (3) AD7～AD0 地址数据复用引脚 与存储器和I/O设备交换数据信息。 分时复用。当ALE=1时， AD7～AD0传送地址信号 ALE=0时， AD7～AD0传送数据信号 (4) 输入输出/存储器控制信号 用来区分当前操作是访问存储器还是I/O接口。 (5) 三态输出，低电平有效。 ，表示CPU正在对存储器或I/O端口进行写操作。 (6) 读信号 三态输出，低电平有效。 ，表示CPU正在对存储器或I/O端口进行读操作。 (7) 数据传送方向控制信号 (8) 数据允许信号 三态输出，低电平有效。作为数据总线上收发器8286的选通信号。 时，表示数据总线上有有效数据。 (9) ALE 地址锁存允许信号 输出，高电平有效。表示地址总线上有有效地址，常作为锁存控制信号将A19～ A16锁存到地址锁存器。 (10) READY 准备就绪信号 输入，高电平有效。 (11) INTR 可屏蔽中断请求信号 输入，高电平有效。 CPU在当前指令周期的最后一个T状态去采样该信号，当INTR=1，表示外设向CPU发出中断请求，并且若此时，IF=1，CPU响应中断，执行中断服务程序。 (12) 中断相应信号 输出，低电平有效。 表示CPU响应了外设发来的中断申请信号INTR。 (13) 测试信号 低电平有效。 当CPU执行WAIT指令时，每隔5个时钟周期对 进行一次测试，若 =1，继续等待，直到 =0。 (14) NMI 非屏蔽中断请求信号 输入，上升沿触发。 该请求信号不受IF状态的影响，也不能用软件屏蔽，一旦