《数字钟报告.docVIP

南 京 师 范 大 学 电气与自动化工程学院 课 程 设 计 报 告 （2013 —2014 学年第二学期） 题 目： 数字钟 班 级： 1206 学 号： 姓 名： 专 业： 电气工程及其自动化 专业方向： 测控技术与仪器 指导教师： 郭爱琴 设计时间： 2014.5.26 – 2014.5.30 目录 一、设计任务及要求…………………………………………………………………………………………………..2 二、方案设计与原理框图………………………………………………………………………………………....2 1.方案设计与论证…………………………………………………………………………………………..……….2 1.1设计分析 ……….2 1.2 方案的提出 ……………………..2 2.原理框图 ..3 三、单元电路的设计与计算…………………………………………………………………………………….3 1.信号发生器……………………………………………………………………… …..……………………………….……3 2.分频器........................................................ 4 3.分、秒计时电路…………………………………………………………………………5 4.时计时电路 5 5.校时电路 6 6.报时电路 7 7.显示电路 8 四、整体电路原理图及其仿真结果…………………………………………………………………..10 五、心得体会…………………………………………………………………………………………………………………….13 六、元器件清单……………………………………………………………………………………………………………….13 七、参考文献…………………………………………………………………………………………………………………….14 八、附录……………………………………………………………………………………………………………………………….15 1.555定时器的引脚图 …………………………………………………………………………15 2.74LS90引脚图及其功能表 15 3.74LS161引脚图及其功能表 16 4.74LS192的引脚图及其功能表 17 5.CD4511的引脚图及其功能表 18 6.74LS00的引脚图 18 7.74LS04的引脚图 19 8.74LS21的管脚图 19 一、设计任务及要求 1.具有24小时计时功能。计时脉冲为1HZ，其中小时为24进制，分钟、秒为60进制； 2.具有校时功能。校时脉冲：0.1HZ。 3.具有整点闹时功能。 二、方案设计与原理框图 1.方案设计与论证 1.1设计分析 分析设计任务，数字电子钟由信号发生器、分频器、“时、分、秒”计数器、译码器及显示器、校时电路等组成。将标准脉冲信号送入“秒计数器”。该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”辛哈，该信号被送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天24h的累计。 译码显示电路将“时、分、秒”计数器的输出状态经七段译码器译码，通过显示器显示出来。校时电路是来对“时、分、秒”显示数字进行校对调整。 1.2 方案的提出 利用555定时器产生频率为1000Hz的脉冲信号，经过三片74LS90组成的千分频电路得到1Hz的脉冲信号，提供给74LS161和74LS192组成的计数器进行正确的计时，再通过4511连接译码器译码驱动七段数码管显示输出。 信号的产生根据RC的随意调整，以便达到时钟脉冲的要求。秒和分的60进制由10进制和6进制的计数器串联而成，而时的24进制采用74LS192的清零来实现。 2.原理框图 数字时钟的设计总体思路如下： 图1 数字钟的原理框图 三、单元电路的设计与计算 1．信号发生器 由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号发生器。而f=1.43/[(R1+2*R2)C]，所以取R2=500Ω，C=1μＦ，R1选用0-1000Ω的滑