VHDL复习题解析.docVIP

习 题 3.1比较常用硬件描述语言VHDL、Verilog和ABEL语言的优劣。 1.VHDL：描述语言层次较高，不易控制底层电路，因而对综合器的性能要求较高。有多种EDA工具选择，已成为IEEE标准。 应用VHDL进行工程设计的优点是多方面的，具体如下： (1) 与其他的硬件描述语言相比，VHDL具有更强的行为描述能力。 (2) VHDL具有丰富的仿真语句和库函数，使得在任何大系统的设计早期，就能查验设计系统的功能可行性，随时可对系统进行仿真模拟，使设计者对整个工程的结构和功能可行性做出判断。 (3) VHDL语句的行为描述能力和程序结构，决定了它具有支持大规模设计的分解和已有设计的再利用功能。 (4) 用VHDL完成一个确定的设计，可以利用EDA工具进行逻辑综合和优化，并自动把VHDL描述设计转变成门级网表(根据不同的实现芯片)。 (5) VHDL对设计的描述具有相对独立性。 (6) VHDL具有类属描述语句和子程序调用等功能，对于完成的设计，在不改变源程序的条件下，只需改变类属参量或函数，就能轻易地改变设计的规模和结构。 2. Verilog:设计者需要了解电路的结构细节，对综合器的性能要求较低。有多种EDA工具选择，已成为IEEE标准。 3.ABEL: 设计者需要了解电路的结构细节，对综合器的性能要求较低。支持ABEL的综合器只有一家，ABEL正朝国际化标准努力。 3.2 VHDL程序一般包括几个组成部分？每部分的作用是什么？ （1）三个基本组成部分：库、程序包使用说明，实体描述和实体对应的结构体描述。 （2）库、程序包使用说明：用于打开调用本设计实体将用到的库、程序包 实体描述：用于描述该设计实体与外界的接口信号说明 结构体描述：用于描述该设计实体内部的组成及内部工作的逻辑关系 结构体配置语句主要用于层次化的方式对特定的设计实体进行元件的例化，或是为实体选定某个特定的结构体 3.3 VHDL语言中数据对象有几种？各种数据对象的作用范围如何？各种数据对象的实际物理含义是什么？ （1）数据对象有三种：变量、常量、信号 （2）常量的作用范围取决于其所定义的位置。若在程序包中定义，则可以用在调用该程序包的所有设计实体中。若定义在实体中，则可在这个实体的所有结构体中使用。若定义在结构体中，则只能用于该结构体。若定义在进程/子程序中，则只能用于该进程/子程序。? 变量属于局部量，作用范围仅限于所定义的进程或子程序内部。? 信号属于全局量，作用范围取决于其所定义的位置。若在程序包中定义，则可以用在调用该程序包的所有设计实体中。若定义在实体中，则可在这个实体的所有结构体中使用。若定义在结构体中，则只能用于该结构体。 信号表示硬件中的连线，用于各并行语句模块之间的通信。变量一般用于存储局部/临时数据。?常量表示电路中的恒定电平，可使代码中常数易于阅读和修改。 3.4 什么叫标识符？VHDL的基本标识符是怎样规定的？ （1）标识符用来定义常量、变量、信号、端口、子程序或者参数的名字。 （2）VHDL的基本标识符就是以英文字母开头，不连续使用下划线，不以下划线结尾的，由26个英文大小写字母，数字0-9以及下划线组成的字符串。 3.5 信号和变量在描述和使用时有哪些主要区别？ （1）变量只能在进程或子程序内部定义，用于存储局部/临时数据。信号只能在进程或子程序的外部定义，表示硬件中的连线，用于各并行语句模块之间的通信。? （2）信号用signal关键字定义，赋值符号为”=”。变量用variable关键字定义，赋值符号为”:=” ?（3）信号赋值，可以设定延时量，需要延时一段时间后才执行；变量赋值立即执行。 3.6 VHDL语言中的标准数据类型有哪几类？用户可以自己定义的数据类型有哪几类？并简单介绍各数据类型。 （1）标量型：属单元素最基本的数据类型，通常用于描述一个单值数据对象，它包括实数类型、整数类型、枚举类型和时间类型。 复合类型：可以由细小的数据类型复合而成，如可有标量复合而成。复合类型主要有数组型和记录型。 存取类型：为给定的数据类型的数据对象提供存取方式。 文件类型：用于提供多值存取类型。 用户可自定义的数据类型：枚举类型、整数类型、数组类型、记录类型、时间类型、实数类型等 3.7 BIT数据类型和STD_LOGIC数据类型有什么区别？ ?BIT 数据类型只能取值0 或1，而STD_LOGIC 数据类型是BIT 数据类型的扩展，除了0 和 1 外，还包括7 种数据类型，分别是U,X,Z,W,L,H,_ 3.8 用户怎样自定义数据类型？试举例说明。 利用类型定义语