VHDL语言基础解析.ppt

硬件描述语言 定义：采用形式化的方法对数字电路和系统进行描述的 计算机语言。 过程：建模、编程、编译、仿真、综合、下载。 VHDL的基本结构 完整的VHDL源程序通常可以包含5个部分: 实体（Entity） 结构体（Architecture） 配置（Configuration） 库（Library） 包集合（Package） VHDL标识符（Identifier） 1)??? VHDL不区分大小写； 2)????标识符一定要以字母开头； 3)???下划线不能放在结尾； 4)???下划线不能连用。 资源库 IEEE库是IEEE认可的标准库，主要包括： 1. STD_LOGIC类型以及有关函数的定义（封装在STD_LOGIC_1164包中）。 2. 有符号数和无符号数的算术、逻辑、关系运算符号。 3. 类型转换函数。 用户库是VHDL软件厂商开发的库。如Altera库、LPM库等。 使用资源库时，必须显式声明。 包定义举例： 1.STD库的standard程序包中的部分内容： package STANDARD is type BOOLEAN is (FALSE, TRUE); type BIT is (0, 1); type CHARACTER IS (…); type INTEGER is range -2147483648 to 2147483647; type BIT_VECTOR is array (NATURAL range ) of BIT; subtype NATURAL is INTEGER range 0 to INTEGERHIGH; … end STANDARD; 2.Ieee库的std_logic_1164包中的部分内容： PACKAGE std_logic_1164 IS TYPE std_ulogic IS ( U, -- Uninitialized X, -- Forcing Unknown 0, -- Forcing 0 1, -- Forcing 1 Z, -- High Impedance W, -- Weak Unknown L, -- Weak 0 H, -- Weak 1 - -- Dont care ); TYPE std_ulogic_vector IS ARRAY ( NATURAL RANGE ) OF std_ulogic; FUNCTION resolved ( s : std_ulogic_vector ) RETURN std_ulogic; SUBTYPE std_logic IS resolved std_ulogic; TYPE std_logic_vector IS ARRAY ( NATURAL RANGE ) OF std_logic; FUNCTION and ( l, r : std_logic_vector ) RETURN std_logic_vector; FUNCTION nand ( l, r : std_logic_vector ) RETURN std_logic_vector; FUNCTION or ( l, r : std_logic_vector ) RETURN std_logic_vector; FUNCTION nor ( l, r : std_logic_vector ) RETURN std_logic_vector; FUNCTION xor ( l, r : std_logic_vector ) RETURN std_logic_vector; FUNCTION xnor ( l, r : std_logic_vector ) RETU