EDA(第2章)-15.9.分析.ppt

例如：Lattice ispLSI10l6的IOC结构图， 由三态输出缓冲器、输入缓冲器、输入寄存器/锁存器和几个可编程的数据选择器组成。 根据数据选择器编程状态的不同组合，可得到各种可能的IOC组态形式。。 2．可编程I/O单元 输入/输出单元，简称I/O单元(或IOC)，它是内部信号到I/O引脚的接口部分。由于阵列型高密度PLD通常只有少数几个专用输入端，大部分端口均为用户自定义I/O端,而且系统的输入信号常常需要锁存，因此I/O常作为一个独立单元来处理。 Lattice公司 ispLSI10l6的IOC结构 D触发器有两种工作方式：当R/L为高电平时，它被设置成边沿触发器；而当R/L为低电平时，它被设置成锁存器。 MUX1用于控制 三态输出缓冲器 的工作状态 MUX4用于 异步/同步 输入方式 的选择 MUX2用于 输出通道选择 MUX3用于 输出极性选择 MUX5用于 时钟源选择 MUX6用于 时钟极性选择 各种可能的IOC组态 可编程连线阵列(Programmable Interconnect Array )的作用是在各逻辑宏单元之间以及逻辑宏单元和I/O单元之间提供互连网络，通过可编程连线阵列可以接收来自专用输入端的信号。 3．可编程连线阵列 Logic Array Block 可编程连线阵列 * * EDA技术与应用 第2章 可编程逻辑器件概述 可编程逻辑器件分类及其发展 SPLD的基本结构与逻辑表示 四种简单PLD简介 CPLD结构原理 FPGA结构原理 PLD的分类----按集成度分类 简单PLD又称低密度PLD(LDPLD)，复杂PLD又称高密度PLD(HDPLD) 2.1 可编程逻辑器件分类及其发展 1．熔丝(Fuse)型器件。 2．反熔丝(Anti-fuse)型器件 。 3．UEPROM型。 4．EEPROM型 。 5．SRAM型 。 6．Flash型 。 PLD的分类----按编程工艺分类 此外，按器件结构可将其分成乘积项结构和查找表结构两大类； 按器件编程后掉电能否保持编程信息又可将其分成CPLD和FPGA两大类 PLD的发展历程 熔丝编程的PROM和PLA器件 AMD公司推出PAL器件 Lattice公司推出电擦除 GAL器件 Xilinx--FPGA Altera—EPLD高密度可编程器件 Lattice--ISP Altera—CPLD 复杂可编程 器件 内嵌复杂功能模块的SoPC 20世纪70年代 20世纪70年代末 20世纪80年代初 20世纪80年代中 20世纪80年代末 20世纪90年代 早期的可编程逻辑器件是可编程只读存储器(PROM)，它们由全译码的与阵列和可编程的或阵列组成，由于阵列规模大速度低，主要用作存储器。 20世纪70年代中期，出现了一类结构上稍显复杂的可编程芯片，称为可编程逻辑阵列PLA(Programmable Logic Array)。它由可编程的与阵列和可编程的或阵列组成，虽然阵列规模增大，提高了芯片的利用率，但由于编程复杂,支持PLA的开发软件有一定难度，因而也没有得到广泛应用。 20世纪70年代末，美国一公司率先提出可编程阵列逻辑PAL(Programmable Array Logic)。PAL由可编程的与阵列和固定的或阵列构成，采用熔丝编程方式、双极型工艺制造。PAL在器件的工作速度、输出结构种类上较早期的可编程逻辑器件有了很大进步，但由于其输出方式固定不能重新组态，所以编程灵活性较差，又由于采用的是PROM工艺，只能一次性编程，使用者仍要承担一定风险。 20世纪80年代中期，Lattice公司发明了通用阵列逻辑GAL(Generic Array Logic)。首次在PLD上采用EEPROM工艺，解决了熔丝型一次编程问题，实现了重复编程，通常可擦写百次以上。GAL在“与-或”阵列结构上沿用了PAL的与阵列可编程、或阵列固定的结构，但对PAL的输出I/O结构进行了较大的改进，增加了输出逻辑宏单元OLMC。GAL和PAL的主要区别在于GAL的输出电路可以编程组态。 由于GAL芯片具有很强的灵活性，设计风险小，可以取代大部分SSIC、MSIC和PAL器件，所以在20世纪80年代得到广泛应用。 这些早期可编程逻辑器件的一个共同特点是都属于低密度PLD，结构简单，设计灵活，但规模小，难以实现复杂的逻辑功能。 20世纪80年代中后期，随着集成电路工艺水平的不断提高，PLD突破了传统单一结构，向着高密度、高速度、低功