EMC设计－接地方式..docVIP

EMC设计__接地的方式 一個電子設備的設計關鍵即在於具有強韌的與可靠的電源系統，而接地佈局尤為其中關鍵。事實上，接地可視為所有好的PCB設計的基礎。大部分的EMI問題皆可藉由良好的接地來解決。 良好的接地方式是最經濟有效的方式。在PCB的設計上可使用二種接地方式。 但是接地方式的選擇是看產品應用而定。 在應用多點接地，切不可混用單點接地，除非有(isolation)式是依功能區分之子系統。 訊號接地的種類有二： ?? 1.單點接地?????? 2.多點接地 單點接地： 單點接地又分為串接單點接地和並接單點接地。 從雜訊的觀點來看，串接單點接地是最差的接地方法。 (因為任何導線都會呈現一些電阻，故流經這些導線的電流會使導線產生壓降。)如下圖： 此主题相关图片如下： 並接單點接地： 它在高頻的時候會有一些危險，因為trace在高頻的時候會表現電感的特性，使 得高頻的阻抗升高，而且接地線會產生電感性干擾的問題，如果頻率很高，這一些接地導線可能形成天線將雜訊幅射至外面。所以如果採用單點接地時，接地線 必須可能的縮短，使其高頻的阻抗變低，才不易形成天線。 當元件電路和信號在1MHz以下的時候，單點接地是最好的選擇。 而較高之頻率，power平面和trace的阻抗變的不可忽略。 如果trace 的長度等於或接近信號的四分之一波長，此阻抗會是非常的高。 注意:只要是trace 或ground導體具高阻抗，它就會像天線幅射RF的能量。 所以，在1MHz以上的頻率，一般不使用單點接地。 應用單點接地之信號通常以幅射狀傳遞，產品如：音頻電路，類比儀器， 60Hz和DC power系統。 多點接地： 高頻產品(10MHz)設計通常使用多點接地，將RF的電流並聯由Ground plane機殼之地，可減低由PCB電源平面所看出來的地阻抗。意即，電路儘量找最接近的低阻值面接地，因為大的接地面有較低的電感值，故其高頻阻抗也較高。所以， 完整平面之低電感特性造成低的平面阻抗。在高頻的電路上。，Trace的長度使電路上電感增加，約每吋15-20nH，所以愈短愈好。 除了平面中之電感以外，長的trace同時也像是天線一般，特別是對clock信號和其它同期性脈波而言。 將trace電感降低及減少trace造成之RF電流，可以達到良好的信號品質和RF壓制。如下圖： 此主题相关图片如下： 降低接地雜訊 一個設計良好的接地系統其優點是課在不增加元件成本的前提下提高係同的電磁相容性。一個良好的接地系統的基本目標是降低流過接地阻抗的電流所產生的雜訊電壓。因此，設計接地系統時，一個基本的問題是，電流如何在系統中流動?靜音和雜訊的接地迴路是否混雜在一起？ 根據系統使用的電路類型與工作頻率，設計具有低阻抗路的接地迴路。大部分以為處理器為主的系統都含有高頻數位邏輯與低階類比電路，有些系統甚至具有易產生雜訊的繼電器和高電流開關。如同前面所提到的，這些電路應該予以區隔且接地迴路不能混雜一起，相似的電路應該放置在一起。 高速數位電路必須對所有的迴路提供低阻抗的線路；設計接地系統要儘可能包含很多的平行接地線路，這會減少接地迴路的電感。此概念推至極至，即形成接地平面；雖然接地平面能最有效的降低接地雜訊，但多層PCB將提高成本，因此必須整體考量，決定採行的方式。 如果接地平面不夠經濟，那就使用單點接地。單點或星狀接地連結所有接地繞線到終端接地點，此法可降低系統間的共同阻抗。雖然由於空間的限制，使得此法在實際佈線時可能造成困難，但降低共同阻抗則是設計的基本原則。 導體電感與其直徑或寬度成反比但正比於其長度。減少電感要儘可能使用短和寬的繞線，以45度的繞線取代90度以減少傳輸反射。 我們應當記住電流最後終會流回源端，在某些電路板佈局中，不適當的電路佈局會形成一個種對電磁輻射極為敏感的大迴路，並將雜訊耦合到接地系統中。一般規則是儘可能減少接地迴路(ground loop)的尺寸，圖8為二層PCB單點接地系統的例子。圖9是一個具有三種不同接地系統的印刷電路板地線佈線配置，其中包含了較易產生雜訊的電路(on board switching power supply, relay, base drive, high-current switching devices)、低階類比訊號處理電路(A/D, D/A, analog filter)、高頻數位電路(MCU, DSP, memory)，這三種不同性質電路的地線，應當分別拉線、彼此隔離，再以單點方式予以連接。 接地的信號迴路： 在RF能量傳遞上Loop是主要的產生者。RF電流會試圖經由任何存在的路徑 或媒介以回到源頭。在PCB上的EMI壓制，最重要的考慮點在於信迴返路徑的控制。永遠把高速電路和振盪器置於離銅柱愈好。減小電流迴流圈（re