VHF跳频频合设计.docVIP

超短波跳频电台频率合成器设计徐建斌,尹锁柱 (桂林电子科技大学,广西　桂林　541004) 摘　要:针对超短波电台对频率合成器所提出的指标要求,设计了合成器的实现方案,并依据方案软硬结合实现了一套频率合成器。方案中采用了基于∑- △调制的小数分频技术,既实现了很小的频率分辨率又消除了因小数分频而引起的杂散。实验结果表明,其杂散小于- 70dBc,锁定时间小于150us,频率间隔为25kHz,这些性能可以满足超短波跳频电台的指标要求。 关键词:超短波;整数分频锁相环;小数分频锁相环;∑- △调制;频率合成器 一、引言 作为电台的核心部件,频率合成器的各项技术指标直接影响到电台的整机性能指标。卓越性能的电台必须具备卓越性能的频率合成器, 所以很有必要研制出一个低相位噪声、低杂散、小频率间隔及快速转换时间的频率合成器。超短波跳频电台的工作频率范围为 30～108 MHz, 要求的跳频间隔为25kHz, 频率跳变速率为609跳/秒。按工程设计中合成器的锁定时间占电台频率跳变时间的10%计算, 则合成器的频率锁定时间必须小于165us。当采用锁相频率合成方式时, 要减小频率锁定时间就要尽量增大鉴相频率。当采用大的鉴相频率时, 要保证25kHz的跳频间隔就得采用小数分频频率合成技术。但小数分频存在很大的小数杂散,大大降低了频谱纯度。目前,基于∑- △调制技术的小数分频技术的出现,使得小数杂散在理论上可以完全消除。∑- △调制的工作原理为: 在对信号进行过取样后，噪声功率频谱幅度降低，并通过一个对输入呈低通对噪声呈高通的噪声整型器,将噪声功率的绝大部分移到信号频带之外, 而采用过取样移出的噪声不会与信号频谱混叠,从而可通过简单的滤波有效地抑制噪声。 二、频率合成器的方案设计 为了易于对信号的调制与解调,信号不是直接在30～108MHz射频上调制解调,而是在指定的某个中频上实现。超短波电台发射与接收的框图如图1所示。发射与接收都是采用两级混频的方式,信号的调制与解调都在384kHz的第一中频上进行。384kHz的第一中频及混频处理都是在电台的其它模块实现,故本频率合成器要求提供的为以下两路本振信号:(1)第一本振为124.416MHz的定频。(2)第二本振为154.8～232.8MHz的变频。(a) VHF发射(b) VHF接收 图1　超短波电台发射与接收框图 由于需要产生的频率较高,而信道间隔的要求较低,所以采用基于∑- △调制的小数分频的方案来实现。经过对比,最后选择了基于∑- △调制的小数分频芯片LMX2485E来实现。LMX2485E除了一路∑- △小数分频锁相环外,还具有一路辅助整数分频锁相环。整数分频锁相环又称IF锁相环, 其工作频率范围为75～800MHz,参考分频比可在3～4095间变化,可编程分频比可在24～262143间变化。对于给定的一参考频率,可以通过对参考分频比和可编程分频比进行编程,使输出频率为124.416MHz。另外一路∑- △小数分频锁相环又称RF锁相环,其工作频率范围为50～3000MHz, 可选择12比特或22比特小数分频方式。∑- △调制的阶数最高为四阶,可以通过编程来选择最佳的调制阶数来满足相位噪声、杂散和锁定时间的要求。 为了减小频率转换时间,控制芯片采用Actel公司闪存系列FPGA芯片APA075- 100。为了提高数据处理能力,除FPGA芯片外,在电路中还采用了ATMEL公司的单片机AT89C51ED2。AT89C51ED2具有64K字节FLASH和2KRAM,并且支持JTAG口在线编程。系统原理如图2所 示。从控制单元来的包含频率信息的IWO、ICB、ISP串行数据经过FPGA串并转换后送到单片机进行计算处理。每个频率点对应六个字节的频率字,因而所有频率点的频率字都可以存放在单片机的FLASH中。单片机可以通过直接计算的方法得出LMX2485E的频率控制字,也可以人为计算出各个频率点对应的频率字,做成一张表存储在单片机的 FLASH中,通过查表的方式找出需要输出频率的频率字。对比两种方法,后一种方法省去了计算的过程,能够有效地减小频率转换时间。对于超短波电台,它要求的跳频速率为609跳/秒,对频率转换时间的要求较高,因此采用后一种方法很是必要。事实上,其信道间隔为25kHz,具有3120个频率点,每个频率点对应6个字节的频率字，因而，所有的频率点的频率字都可以存放在单片机中的FLASH中。 图2　系统原理方框图频率合成器的最重要的特点是其合成的频率与参考时钟具有相同的精度和稳定度。本合率稳定度要求小于0.5ppm,一般的晶体振荡器很难达到此要求,因此采用了定制的36MHz数字温补晶振作为参考时钟输入。36MHz的温补晶振作为FPGA的参考时钟输入,FPGA将3