直接数字合成技术综述报告.docxVIP

直接数字频率合成技术综述报告摘要：频率源是现代电子设备的重要组成部分，对系统功能有着举足轻重的作用，而直接数字频率合成技术（direct digital synthesis technology）是组成现代频率源的关键技术[1]。本文阐述了DDS的背景，基本原理等，以及DDS技术在国内外的实例等。背景：频率合成是现代电子系统的心脏，是影响电子系统的关键因素之一，广泛用于通信，导航，电子战，遥控遥测，仪器仪表等行业中[2]。在诸多频率合成技术中，直接数字频率合成技术将在下一代雷达与通信系统中发挥至关重要的作用，雷达系统的不断发展使频率合成器产生了对低功耗，高输出频率，良好的频率分辨率，快速的信道切换和良好的调制功能等一系列性能指标产生了越来越高的要求，而DDS合成器表现出的优秀性能相较于其他频率合成器很难被取代。原理：DDS原理图如图所示，它包含相位累加器，波形存储器，数模转换器，低通滤波器和参考时钟五个部分。其工作原理是：在参考时钟的作用下，相位累加器按照预先设置好的频率控制码进行线性累加，其输出在波形存储器中进行寻址使之输出相应的幅度码。再由数模转换器将这些数字码变换成模拟电压/电流输出，最后经过低通滤波器平滑输出波形。假设要输出的频率是固定的，那么相位增量就是一个常数，在每个时钟周期，相位累加器的数值就按照这个相位增量累加一次，相位增量的大小由频率控制字决定，如果相位增量大，则相位累加器的增加就比较快，输出的频率就比较高，反之亦然[1]。理想的正弦波信号v(t)可以表示成在振幅和初始相位确定后，频率由相位唯一确定于是可得每个时钟周期内的相位增量。DDS就是利用这个原理进行频率合成的，满时溢出，由上式可知在采样时钟一定的情况下，频率和相位增量构成映射关系。上式中表示一个相位周期内的相位点采样个数，用M表示，而一个N位的相位累加器所能存储的相位个数最多为个，所以最小步进为,可以用频率控制字K控制相位累加的步进。根据奈奎斯特采样定理，每个想为周期内至少需要两个采样点才能形成输出波形，所以DDS的最大输出频率只有本振频率的一半，实际应用中，为了保证输出波形的质量和更好的滤波，通常将DDS的输出频率限制在以下。国内外实例：基于0.13微米锗硅BiCMOS工艺的具有直接数字解调功能的24位5GHz的DDS合成器[3]：该DDS可用于脉冲压缩雷达，包含一个用于相位累加的24位行波进位加法器（RCA），一个用于相位调制的12位RCA，一个10位的正弦DAC，并采用了一种避免使用ROM的DDS结构。这个DDS结构有超过20000个晶体管并具有最高5GHz的时钟频率，最差的无杂散动态范围为45dBc并具有50MHz的带宽，当输出等于1.246258914GHz的情况下，该带宽范围内的无杂散动态范围为82dBc。如图所示为DDS结构，该结构有四部分组成：一个D-bit正弦加权数模转换器，一个被用作相位调制的P-bit加法器，和被用作N-bit线性调频斜坡信号发生器的一个N-bit相位累加器和另一个N-bit的累加器。线性调频控制字（CCW），频率控制字（FCW）和相位控制字(PCW)分别用来控制线性调频累加器，相位累加器和相位调制。通过对这种数字控制字的直接应用，可以很轻易的改变在DDS寄存器中的数据路径，在这种不需要ROM的DDS结构中，加权正弦DAC同时起到相幅转换器和数模转换器的作用，在突破了ROM的速度瓶颈后，DDS可以很轻易的输出去GHz以上的频率。具有16.8GHz和488mW功耗的MMIC集成的基于差分对的DDS合成器[4]。该DDS合成器基于双极化锗硅工艺，并具有8位的相位分辨率和6位的幅度分辨率，在是时钟频率位16.8GHz的条件下最大的输出功率为8.3344GHz，频率分辨率为65.625MHz如图所示为DDS结构，该结构包含一个输入寄存器，一个8位相位累加器，一个6位的数模转换器，一个矩形转换正弦波的模拟波形转换器，一个差分100欧姆输出缓冲区。相幅映射通过微分对饱和体现在模拟域上，这个想法之前已经成功应用在低速模拟信号的发生上。而在这里信号在数字域产生，并由DAC转换至模拟域。这个系统的数字部分只能产生数字三角波并不需要额外的解码。相对于非线性DAC，线性DAC更加成熟并且易于定性，因此我们倾向于选择线性DAC，并且经过研究已经发现6位的DAC已经足够达到满意的频谱结果。基于砷化镓材料的异质性双极晶体管的10GHz8位DDS合成器[5]。该DDS采用一种双边沿触发的八级管道累加器和不采用ROM结构的正弦加权DAC，正是由于采用了这种结构，可以最大程度利用HBT所带来的速度上的优势。在输出频率为5GHz的同时，DDS的无杂散动态范围为23.24dBc。DDS结构如图所示，累加器输出端的三位最低有效位可能被截断，而截断将导致